首页 > 其他分享 >SystemVerilog 中的 有符号比较 和 无符号比较

SystemVerilog 中的 有符号比较 和 无符号比较

时间:2022-11-05 15:11:46浏览次数:62  
标签:符号 当有 verilog questions 比较 SystemVerilog

当比较双方都是有符号时候,比较为有符号比较

当有一方是无符号比较时,则是无符号比较

可以使用 $signed() 来强制转换为有符号数

答案来源: https://stackoverflow.com/questions/21340093/why-is-this-verilog-relational-statement-returning-true

标签:符号,当有,verilog,questions,比较,SystemVerilog
From: https://www.cnblogs.com/yinhuachen/p/16860233.html

相关文章