目录
前言
今天来回顾一下四路抢答器的课程设计，理一理设计的思路要点，下面附上四路抢答器的电路图。
一、四路抢答器电路
电路构成：四路抢答器电路采用CD4511共阴极数码管显示译码器、74247共阳极数码管显示译码器、CD4532八线-三线优先编码器、74192异步可预置计数器、74175集成D触发器、CD4060 14位二进制串行计数器、7420二-四输入与非门以及7400四-二输入与非门构成
二、各芯片功能及作用
1，74175 （4D触发器）
- 1D~4D代表四位选手；
是主持人控制端，也是74175的清零端。主持人不按下
禁止抢答；主持人按下
，允许抢答；
- CP端：为了能够区分四位选手抢答的快慢，CP接入的频率要高，因此74175的CP端接入CD4060的Q5（Q5输出五次分频的时钟脉冲，
）；
2，74192倒计数
- 74192是可逆的十进制计数器，能够实现倒计时；
- 主持人控制74192的11引脚
置数端（低电平有效）
1），实现预置数，DCBA-1001，显示数字‘9’，准备从‘9’秒开始倒计时
2），不预置数，倒计时开始，74192实现减法计数，DN端接入时钟脉冲CP（Q14-2Hz）上升沿触发，UP置1
- 14引脚是清零端RD（高电平有效）RD=1清零，RD=0不清零（无效）；
3，CD4060
- CD4060的作用：分频；
- 10和11引脚之间接晶振32768Hz就是2的15次方，这里选用Q14输出端为74192的DN端提供CP时钟脉冲信号（上升沿触发）；
- 输出端Q14指代的意思是32768Hz经过14次分频
，输出2Hz的时钟脉冲信号；
- CD4060的Q14（第3引脚）输出2Hz，怎么变为1Hz？只需再接一个2分频电路。
1）可以T触发器，T接1,实现翻转功能，2Hz输入时钟端，输出就是2分频后的1Hz。
2）可以JK触发器，J和K都接1,实现翻转功能，2Hz输入时钟端，输出也就是2分频后的1Hz。- 12引脚是清零端RD（高电平有效）RD=1清零，RD=0不清零（无效）；
4， CD4532优先编码器
- I1~I4代表1~4号选手，I0、I5~I7要接低电平，为什么？
因为I5~I7的优先级高，尤其是I7优先级最高，如果不接0，会对I7进行编码；- I0端为什么不能悬空？
为I0端是输入端，悬空会对芯片有损害（用不到最好接低电平）；- EI端是使能端，高电平有效，编码器才能开启，具有编码功能；
- GS端是编码标志位，GS=1表示正在编码，有选手抢答成功时输出1；
5，CD4511共阴、74247共阳数码管显示译码器
- CD4511是共阴数码管译码器；
- 74247是共阳数码管译码器；
- 5011A、5011B数码管，A表示共阴，B表示共阳，共阴数码管公共端接低电平，共阳数码管公共端接高电平；
- CD4511输出端a~g高电平有效，74247输出端a~g低电平有效；
- CD4511:这里采用不亮灯H，不灭灯H，不锁存L的接法
1）亮灯测试端，低电平有效；
2）灭灯测试端，低电平有效；
3）LE锁存端，高电平有效；- 74247:这里采用不亮灯H，
连接74192
的接法；当
时，灭灯L，消隐L（实现0消隐）；当
时，不亮H，不灭H，正常工作；
1）
2）
3)- 1号选手抢答成功为什么显示9？
因为CD4511的D3接了高电平，输出1001；- 数码管和译码器之间的电阻是限流电阻，有保护数码管，防止电流过大烧坏数码管的作用，限流电阻选择范围330~680Ω左右；
三、四路抢答器功能实现
通过7400和7420与非门的逻辑进行控制；
标签：74175,数电,74192,低电平,抢答,数码管,详解,清零,抢答器 From： https://blog.csdn.net/gg1067/article/details/144915796
- 主持人为0（没按下），74175清零不允许抢答，74192置数显示‘9’；主持人为1（按下），74175清零允许抢答，开始倒计时；
- 无选手抢答时，74175输出端
~
为高电平，有人抢答时（1D~4D有人抢答输入为1，1Q~4Q输出为1），74175输出端
- 倒计时到‘0’时，无选手抢答，1D~4D输入为0，共阴数码管显示‘0’，共阳数码管显示‘0’，74192的
- 主持人没开始，