Linear电源给人的印象,好像一直都是性能比较高。最近网上找到了一款他们家的超高PSRR、低噪声的线性稳压器LT3045。这颗LDO芯片非常经典,1MHz下仍有76dB的PSRR,叫人印象深刻。PSRR指标,在高分辨率高速ADC、无线和RF的应用里很关键。每一种芯片都是针对用户的某些应用而特别优化了某些参数而设计的,它的最显著的、与众不同的特点,一般都会在数据手册开头找到,参见图1。
图1 LT3045的主要特点
因为好奇,所以将全篇数据手册都读了一遍,还是很有收获的。我认为通过阅读高性能芯片的datasheet和相关的应用笔记,也可以很有效的增加专业积累,也的确是这样的,因为这样芯片的资料写的非常详细,包括一些原理讲解。本文就算是LT3045数据表的笔记。
一、PSRR对比
为了让我们对它的高PSRR特点有一个更直观的认识,我在ADI官网以Vin=6~7V,Vout=5V/0.5A为条件检索合适的芯片,找到了三款LDO,它们在不同频率下的PSRR对比结果见表1。我们都知道,LDO的PSRR随着频率会降低,所以LT3045居然在1Mhz下还能够有接近76dB的PSRR,这是非常难得的。对于某些低噪声应用场景,选用LT3045可能是比较合适的。注意,PSRR跟很多因素有关,不仅是前面提到的频率,还有Vdropout、输出电压和输出电流等。
表1 不同芯片的PSRR对比
LDO | PSRR@1KHz(dB) | PSRR@10KHz(dB) | PSRR@1MHz(dB) |
LT3045 | 107 | 88 | 76 |
MAX25307 | 75 | 73 | 47 |
MAX38903A | 66 | 68 | 48 |
LT1117 | 70 | 50 | <30 |
二、应用考虑
但是我们不能想当然的认为,只要选用了这款高PSRR、低噪声LDO,就一定能够获得优异的电源噪声——否则硬件工程师的价值在哪里呢?因为要想发挥出这颗芯片的优越性能,也是有很多地方需要注意的,本文后面会提到。如果不加注意,只是将数据手册第一页的典型电路照搬下来,PCB只是按照原理图进行简单的连线,那么这款芯片的性能不仅发挥不出来,很可能还会出现异常,比如震荡等。
表2 使用LT3045的优势劣势分析
优势 | 对于某些低噪声的应用可能比较合适,详细参见datasheet应用章节; |
资料很详细,还可以仿真; | |
劣势/风险 | linear电源芯片的价格一般比较贵,一般是TI或者MPS的同类芯片价格的三倍(来自代理商); |
高PSRR和低噪声有很多注意点,如果不加注意可能效果跟普通同类芯片一样。 |
2.1 LT3045的特点
那么这款高PSRR、低噪声的LDO有什么特点呢,它是如何实现如此高频下的高PSRR呢?它的手册里简单提了一下。从图2中可以看到,它内置了一个100uA的恒流源,接在了误差放大器的反相输入端,通过set电阻可以设置输出电压。误差放大器的同相输入端接在了outs引脚(可知outs引脚是电压采样,高阻抗节点,而非输出电流引脚)。该误差放大器是轨到轨输入输出类型,注意这是一个电压跟随器拓扑。
图2 LT3045简单的框图
那么与传统的通过分压电阻设置输出电压的线性稳压器,这样配置有什么优势呢?主要是它的带宽不随着输出电压变化而变化。传统的分压电阻设置输出电压类型的LDO,内部的误差放大器可以参见图3,它的特点是增益越大带宽越小(增益带宽积)。而电压跟随器的带宽是不随着增益变化的,带宽一直最高的。这样的话,噪声、瞬态响应和PSRR是跟输出电压没关系的。另外,误差放大器不需要增益去放大set引脚的电压,所以它的输出负载调节是一个几百mV的数值,而不是一个百分比。如果有增益的话,那么高输出电压时(即高增益),误差放大器的Vos等也会被放大的。ADI官网上的高PSRR、低噪声的LDO,好像都是图1这样架构的,所以了解了它之后再用其他这类芯片也就有经验了。
图3 运放的增益带宽积
2.2 四点注意
但是这样的架构,应用起来也有一些需要注意的地方,否则输出电压精度会受到影响,在某些应用里很重要,比如给电阻桥供电的应用场景,见图4。
图4 LT3045适用于电阻桥供电
第一,设置Set的电阻需要是精度较高的,因为内部的100uA恒流源是精度非常高的,V=IR。
第二,要注意漏电流。对于100uA的恒流源来讲,100nA的漏电流就会带来0.1%的输出电压误差。这跟测量低电流如pA级的TIA电路类似,因为漏电流会带来误差,KCL。需要从板卡材质、电路板污染、环境湿度等因素考虑。规格书也建议了保护环,guard ring,即用相同电势的走线包围住Set节点,I=V/R,V很小的时候,I也会很小。需要注意的是,要用低输出阻抗的走线去包围set节点,主漏电流的减小程度依赖于保护环走线的宽度。在宽温度范围内的应用时特别需要注意漏电流。PCB走线参见图5。
图5 Set引脚的guard ring
第三,因为Set节点具有高阻抗特性,特别容易耦合干扰,这将会影响输出电压,特别是在重负载和小输出电容情形下。所以布局时候需要让它远离干扰源,同时在SET引脚的设置电阻上并联一个旁路电容,最佳输出电容为0.47uF。它的材质也有讲究,后面的系列会提到。
图6 不同Cset与输出噪声的关系
第四,为了保证稳定性,Set引脚和outs引脚layout时需要开尔文连接,参见图7。因为这款超高PSRR LDO里面的运放带宽为1Mhz,而10uF 1206的陶瓷电容自谐振频率大概就有1.6Mhz,因此要非常小心环路外额外的RSR和RSL。所以需要像图7那样直接连接。具体的PCB布局参见EVM。它这里强调了,如果不那么做,很可能会震荡,PSRR,噪声等特性都会下降。
图7 Set引脚和outs引脚layout时需要开尔文连接
三、总结
最后,总结一下,本文以Linear一款超高PSRR、低噪声的LDO LT3045为例,整理了它的数据表中一些特点和应用注意。它使用电流源,这样只需要一个电阻即可设置输出电压的架构和优势。以及SET引脚的注意事项(看了数据表我们也知道了,这里需要注意的地方也蛮多的,否则无法发挥它自身的超高性能甚至异常)。这些内容虽然特别适合于LT3045,但是其他类似应用也能从中汲取经验,因为大同小异。
标签:输出,Linear,引脚,PSRR,LDO,LT3045,电压,稳压器 From: https://blog.csdn.net/qq_36853953/article/details/142186405