首页 > 其他分享 >【PCIE716-0】基于PCIe总线架构的XC7Z100 FPGA高性能实时信号处理平台

【PCIE716-0】基于PCIe总线架构的XC7Z100 FPGA高性能实时信号处理平台

时间:2024-11-18 09:40:38浏览次数:1  
标签:FPGA XC7Z100 DDR3 PCIE716 支持 接口 串口


 板卡概述

PCIE716-0是一款基于PCIe总线架构的XC7Z100 FPGA高性能实时信号处理平台。该平台采用Xilinx的ZYNQ SOC系列产品XC7Z100作为主处理器。

该平台的PL端具有1个FMC(HPC)接口,1路PCIe x8主机接口,支持1路UART串口、支持1组64位DDR3 SDRAM大容量缓存、支持1路1000BASE-T千兆以太网接口。

该平台的PS端支持1GB DDR3 SDRAM缓存、支持2片256Mbit QSPI FLASH,支持1路自适应千兆以太网接口,支持4个USB2.0接口(主模式),支持1路UART接口。

该平台具有丰富的可扩展性,通过FMC子卡可以扩展多种前端IO,实现基于服务器或者工作站的应用。

 

 

技术指标

1、板载ZYNQ FPGA实时处理器:XC7Z100-2FFG900I;

 1)与XC7Z045-2FFG900I兼容;

 2)支持双核ARM Cortex-A9 MPCore,主频高达1GHz;

2、PS侧资源性能:

 1)DDR3缓存:1GByte DDR3 SDRAM,时钟500MHz;

 2)Flash存储性能:2片QSPI Flash,每片容量256Mbit;

3) USB接口:4路USB2.0接口,支持HOST模式;

4) 串口:1路USB TypeC串口;

5) SD卡:1个TF-Card接口;

6) 网口:支持1个RJ45千兆以太网接口;

 7)EEPROM:支持1片512Mbit EEPROM存储;

3、lPL端资源指标:

1) DDR3缓存:1组64位DDR3 SDRAM,容量2GByte;

2)网口:支持1个RJ45千兆以太网接口(EMIO);

3) 串口:1路USB TypeC串口;

 4)EMMC存储接口:支持1个32GB EMMC存储接口(EMIO);

 5)支持1个PCIE X8 Gen2接口,5Gbps/lane;

6)支持1个FMC接口;

4、FMC接口性能:

 1)支持VITA57.1标准,HPC接口;

 2)高速接口扩展:x8 GTX@10Gbps/lane;

3) LVDS接口扩展:支持84路LVDS扩展,电平来自于VADJ;

4) IIC扩展:支持1路IIC连接至FPGA PL端,3.3V电平标准;

5) 供电:可向子卡供电+12V、+3.3V_AUX、VIO_B;

5、 物理与电气特征

 1)板卡尺寸:111.15 x 190mm;

 2)产品供电:4A max@+12V;

6、环境特征

 1)工作温度:-40°~85°C;贮存温度:-55°~125°C;

2) 工作湿度:5%~95%,非凝结;

软件支持

1、底层接口以及驱动程序:

 1)ARM裸跑开发程序;

 2) Linux系统开发程序;

2、可根据客户需求提供定制化算法与系统集成:

应用范围

1、数据采集、图像采集;

2、智能信号处理;

3、运算加速、异构计算;

标签:FPGA,XC7Z100,DDR3,PCIE716,支持,接口,串口
From: https://www.cnblogs.com/qingyi2023/p/18551759

相关文章

  • 一文讲透 FPGA CDC 多bit跨时钟域同步-hand-shanking机制
    一、背景数据的跨时钟域处理是FPGA开发过程中的常见问题,存在两种情况慢时钟向快时钟同步:只需在快时钟域打两拍即可。其RTL如下:打拍同步的原理:大家在初学FPGA时,经常听过FPGA中对信号打拍可以有效得避免亚稳态,而且一般要打两拍,其数学本质是如果打一拍发生错误得概率是1/1000......
  • 新手在学习FPGA时有哪些常犯的错误?
    新手在学习FPGA时,通常会犯以下几种错误:不理解硬件描述语言(HDL)与高级编程语言的区别:新手可能会将Verilog或VHDL当作C语言或Python来编写,而忽略了HDL是用于描述硬件的行为,而不是编写软件程序。不熟悉仿真与综合的概念:仿真是在没有实际硬件的情况下测试代码的行为,而综合是将H......
  • 时序违例原因分析之 FPGA
    时序违例是FPGA设计过程中的一个常见问题,特别是当系统达到高速或复杂的级别时,故本文将重点探讨时序违例阶段中FPGA的原因分析。FPGA的设计在接收到时钟信号后,需要一定时间才能完成逻辑运算,但如果所需时间超过了时钟周期,就会导致时序违例,此时会发生一些奇怪的现象,例如输出数......
  • 基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置
    1.算法仿真效果vivado2019.2仿真结果如下(完整代码运行后无水印): 设置SNR=40db   将数据导入matlab显示星座图:   设置SNR=35db   将数据导入matlab显示星座图:   仿真操作步骤可参考程序配套的操作视频。 2.算法涉及理论知识概要     ......
  • altera FPGA arria 10如何将10g base-r进入用户模式进行校准
    在AlteraFPGA,特别是Arria10FPGA中,将10GBASE-R接口进入用户模式进行校准(通常是指收发器的PLL和相关电路的校准),可以通过以下步骤实现。这些步骤涉及到配置用户模式校准(UserModeCalibration)和动态重配置(DynamicReconfiguration)控制。1.确保收发器时钟信号的稳定......
  • 【数字系统设计---FPGA】基于GW1N9系列开发板数字密码锁设计
    【数字系统设计---FPGA】基于GW1N9开发板数字密码锁设计引言一、数字系统---FPGA简介二、Gowin工具介绍1.Gowin开发工具2.GW1N9开发板三、数字密码锁设计1.数字密码锁介绍2.总体设计思路3.模块化设计3.1基础模块(分频、移位寄存器等)3.1.1计......
  • FPGA 第5讲 点亮你的LED灯
    时间:2024.11.10一、学习内容1.设计流程(9个步骤)2.项目工程的文件体系我们将不同类型的文件进行分类存放在不同的文件夹中,这样方便文件的查找、管理和移植。2.1新建文件夹 doc文件夹:主要放置一些文档资料,比如数据手册、我们绘制的波形图以及自己编写的文档或项目日志等......
  • FPGA学习笔记#6 Vitis HLS For循环的优化(2)
    本笔记使用的VitisHLS版本为2022.2,在windows11下运行,仿真part为xcku15p_CIV-ffva1156-2LV-e,主要根据教程:跟XilinxSAE学HLS系列视频讲座-高亚军进行学习目录1.循环优化中的基本参数2.PIPELINE&UNROLL    2.1.PIPELINE    2.2.UNROLL3.LOOP_MERGE1.DATAFLOW......
  • FPGA实现串口升级及MultiBoot(六)ICAPE2原语实例讲解
    本文目录索引一个指令和三种方式通过ICAPE2原语添加ICAPE2IP构建Golden位流工程MultiBoot位流工程验证example2总结代码缩略词索引:K7:Kintex7V7:Vertex7A7:Artix7MB:MicroBlaze上一篇文章种总结了MultiBoot关键技术,分为:一个指令、二种......
  • FPGA实例——数码管(下)
    前言:上一篇文章的话是介绍了关于数码管的基础知识和静态数码管的verilog代码,那本章的话将去介绍如何实现动态数码管以及它的verilog代码和展示动态数码管:简易计数器:这里的话主要去介绍一个简易的计数器,由按键控制开始和结束,每秒自加1,从0计到9999,计满后清零动态数码管显示......