一、信号回流：
如上图，A、B是一个高速信号的差分对，A对应的回流为C；B对应的回流为D。
A和B的电流大小相等，方向相反，同理C和D也是如此。当差分信号A/B之间的距离足够近的情况下，C/D也是足够的近，那么由于C、D大小相等，方向相反，所以流过回流平面的电流为0，也就是说，A和B的回流不依赖于回流平面，而是差分线之间实现回流。当然前提条件是C/D足够近，当然，在实际的应用中，只能实现大部分的电流在差分线之间回流，还是有一部分的回流是经过回流平面的，所以回流平面还是要保证完整，否则容易出问题。
说到这里，我们顺便讲一下强耦合和弱耦合的说法，如果差分线之间的距离很近，回流基本上是经过差分线之间，而很少通过回流平面，那么称之为强耦合；否则称之为弱耦合。
可以说强耦合对回流平面依赖比较低，而弱耦合对回流平面依赖比较高。那么是不是设计的时候把差分线设计成越近越好呢，也不完全是这样，因为在实际的PCB设计过程中，为了确保差分线的等长，经常需要把其中的一根线拐弯打折，这样，对于强耦合来说，阻抗变化的影响就比较大，而对于弱耦合来说，阻抗变化就比较小，此时弱耦合就比较有优势了。
讲到差分线，肯定会有等长的要求，那么一个差分线之间的等长应该控制到什么程度就比较合理呢，做完全等长做不到，也不必要。其实一个差分线的不等长，就等效于P、N信号存在相位差，其结果就是上升沿和下降沿变缓或者出现台阶，导致稳定部分减少，也就是说，应该根据信号的速率综合考虑才对，信号速率越高，等长要求就越严格。同时要注意的是，差分线二根线之间不等长的累加问题，如一个差分信号从一个单板到另一个单板的情况下，存在本板内部、背板、另一个单板内部，都可能存在不等长，所以板际的信号更应该严格控制等长。
二、高速信号的匹配和对接的基本需求：
不同电平之间的匹配和对接有很多种方式，不同的资料有不同的提法，这些提法各有各的道理，在这里会选择几种进行讲解，从实际应用的角度来说哪一种方式比较好。
对于高速信号的匹配和对接方面，从电气方面来考虑的话，主要考虑：AC信号的摆幅和回路和DC电平的幅度和回路二个方面。
如果从实际设计的方便和合理的角度来考虑的话，要把握几个基本原则：容易布板；功耗最小，匹配方式最简单（阻容个数最少）。
一般情况下，如果是同一种电平信号的对接，基本上都是采用直流耦合方式对接就可以了。如PECL&PECL；LVPECL&LVPECL；LVDS&LVDS；CML&CML。因为他们自己的输出和输入的AC和DC肯定是匹配得上的。
但是对于不同信号电平之间的对接来说，AC的幅度和DC的幅度不一定能够完全对应得上，所以必须考虑好AC和DC的幅度。在这种情况下，采用交流耦合的方式比较常见，当然也可以直流耦合（一般情况下要用电阻分压等方式来实现AC和DC的幅度相匹配）
三、高速信号匹配和对接举例：
1. LVPECL&LVPECL （PECL同理）
（1）方式一：
图3-1
图3-1的匹配方式是PECL电路的基本匹配模型，其中：2个50欧姆的作用，既是交流匹配的电阻，所以应该在离输入端很近的地方；还是充当直流回路的偏置电阻。
由于是同一种电平对接，AC摆幅和DC电平当然没有问题（符合下表）
优缺点：
只有二个匹配电阻，电阻个数最少，但是二个电阻都必须靠输入端比较近的地方放置，PCB布板可能有点困难。
最大的缺点就是需要VCC-2V的电源，如果这种电路的路数很多，为此提供VCC-2V还是可以的，如果路数不多，那么就不值得了。经过演化变化成图3-2
（2）方式二
图3-2
图3-2是从图3-1演化而来，R1=130/R2=82（3v3）；R1=82/R2=130（5v）。
其中R1/R2既充当交流匹配电阻（50欧姆），也充当直流偏置电阻。
缺点是：
4个电阻都必须放在离输入端很近的地方，对PCB布板造成困难。匹配电阻功耗比较大，如果路数很多的话，对单板的功耗来说是一个比较大的问题（静态电阻很小）。所以，在实际的布板过程中，我们并不提倡使用这种电路。
（3）方式三
图3-3
图3-3是一种资料上很少提，但是却很有用的电路方式，其中R1=140~200欧姆（3v3），R1=270~330欧姆（5V），R2=100欧姆。
R1为输出门提供偏置电流，R2为交流信号提供匹配。输入门的直流电平直接利用输出门的直流电平，并不需要外来的上下拉电阻来提供。
这种电路的优点：电阻个数很少，只有3个。只有R2一个电阻必须放在离输入门比较近的地方，R1放置的地方可以比较随便，只要不引入过长的线头（过长的线头会导致反射）就可以了。PCB布板比较容易处理。这种电路的功耗比图3-2小得多。这种电路是一个优选电路。
2. LVPECL&PECL
对于LVPECL和PECL来说，虽然AC的摆幅相同（800mV），但是直流电平不一样，所以无法之间用DC耦合对接起来。在这种情况下，我们可以考虑用AC耦合方式来处理。
（1）方式一
图3-4
其中：
R1=140~200欧姆 属于直流偏置电阻
C1为耦合电容，可以放在线上的任何一个地方，不一定在源端，也不一定要在末端。
R2=100欧姆 属于交流匹配电阻，一定要放在末端。
R3、R4为K级别的电阻，必须满足R4/(R3+R4)=(VCC-1.3V)/VCC的比值就可以了。R3/R4是为输入端提供直流电平，所以对PCB上的位置没有特殊要求，只需要不引入长线头就可以了。
优点：对于交流耦合来说，器阻容器件的个数算是比较少的了；只对一个电阻的位置（R2）有要求，其他的没有要求；功耗也比较小。这种电路还带来另外一个优点，那就是当LVPECL输出没有交流信号的时候，那么输入端却可以依靠100欧姆的电阻，使得P/N维持一个电压差，从而保证输入端的稳定（恒为“0”或者“1”）。大家可以联想到芯片LOS信号的检测机制――看输入的信号是否为长“0”或者长“1”。为芯片的正确检测LOS提供了保证。而图3-5的匹配方式是无法解决这个问题的。属于优选电路类型。这种方式可以推广到LVPECL&LVDS；LVDS&LVPECL等电平的对接。
（2）方式二
图3-5
图3-5电路是很多资料推荐使用的，从原理上分析没有错，但是从实用的角度来说并不是最佳方案。
电路（a）种的R2/R3既做为交流匹配电阻，又做为输入直流电平，由于R2/R3共4个电阻必须放在输入引脚附近，所以可能导致PCB布板困难。同时功耗也比较大。
电路（b）应该说有比（a）比较大的改进，虽然从电阻的个数上来说还多了一个，但是PCB布板容易，并且功耗比较小。其R2/R3阻值可以是K级别的。此方案不提倡使用。
（3）方式三
图3-6
图3-6从原理上来说也没有错，但是R2/C1/R3/R4等7个阻容必须放输入端很近，把它当作一个点才行。所以对于PCB布板来说肯定还不如方式二方便，更不要说方式一了。此方案不推荐使用。
3. LVPECL&LVDS
对于LVPECL输出，LVDS输入的信号来说，LVPECL的直流输出电平为2V左右，而LVDS的直流输入可以为0.2V~2.2V，所以直流电平本身不是关键。对于交流电平来说LVPECL输出最大为800mV，甚至超过1V，而LVDS的输入交流电平一般不能承受800mV的输入（具体还得看芯片资料的说明），一般是认为最大在400mV左右。所以如何把交流幅度调整到LVDS能够接受的范围才是关键。
图3-7
以上是LVPECL到LVDS的DC和AC二种耦合的示意图。具体的电阻值请参考其他资料，自行计算。
4. LVPECL&CML
对于LVPECL输出CML输入的信号来说，LVPECL的输出交流摆幅比较大，可能会超过CML电平的最大输入摆幅，所以一般情况下应该加衰减。同时也要关注直流电平。同样，有AC耦合和DC耦合二种。
图3-8
一般情况下，二种不同直流电平的信号（即输出信号的直流电平与输入需求的直流电平相差比较大），我们比较提倡使用AC耦合，这样输出的直流电平与输入的直流电平独立。
5. CML&LVPECL
对于CML输出，LVPECL输入来说，由于直流电平相差很大，所以一般采用交流耦合方式。而CML输出的交流幅度一般不会大于LVPECL接收的交流幅度，所以交流方面只需要考虑匹配就可以了，不需要考虑幅度。
有些资料提供的匹配电路图如下：
图3-9
本人认为，图（a）（b）存在图3-5、图3-6所描述的相同弊病，最好采用如图3-10结构的电路。
同样，本人认为图（c）的100欧姆电阻放在电容后面对于PCB布板来说更方便一些，从匹配的角度来说更好一些。
图3-10
6. LVDS&LVDS
应该说LVDS之间的对接是最简单的对接了。
图3-11
7. CML&CLM
CML电平一般情况下使用直流耦合就可以了。当然如果二个芯片的供电电源不同就必须用交流耦合了。因为此时二个芯片直接的直流电平不同，不能直接对接。
图3-12
8. LVDS&CML；CML&LVDS
一般情况下，不会存在LVDS与CML之间的对接，因为CML电平一般用在高速信号，如2.5G/10G等场合。而LVDS一般很难用在那么高的速率。在这里要注意的是，输出交流幅度是否落在输入交流幅度之内。
图3-13
标签：LVDS,CML,匹配,电阻,耦合,高速,LVPECL,回流,输入 From： https://blog.csdn.net/cgk123/article/details/143608728