高速USB2.0电路设计指南
“高速USB2.0设计指南”为设计者在WCH芯片使用USB2.0进行PCB设计时提供设计建议和注意事项。
目录
1 简介 ............................................. 5
2 USB2.0 PCB 设计要点 .................... 5
2.1 一般设计要点 ............................5
2.2 信号走线穿层的注意事项 ................ 7
2.3 信号走线穿越分开参考平面的注意事项 .... 8
3 文档版本历史 ........................... 9
简介
高速USB2.0 D+/D-差分信号操作在480 Mbps，相当于信号基频在240 MHz 下工作，而且D+/D-差分信号在高速USB 工作时.，振幅相对只有400 mV，比较微小，因此设计USB2.0 高速接口的PCB必须加以注意。
2 USB2.0 PCB 设计要点
当设计USB2.0 高速PCB 时，布局和走线应遵守以下规则以降低因信号质量不佳引发问题的机会。
2.1 一般设计要点
1、 优先放置高速USB 芯片及相关主要器件，高速USB 走线优先权高于其它器件和信号。
2、 D+/D-差分信号必须保持等长平行走线，必须保持等宽等距，原则上必须在同一层面，以避免阻抗不匹配。
3、 使用阻抗计算器确认PCB 各参数，以达到D+/D-路径90 Ω 的差分阻抗。建议高速USB 差分对信号在PCB 顶层或底层走线，两旁铺地。
下图以嘉立创阻抗计算神器作为范例：在两层板1.6 mm 板厚1 oz 铜厚的条件下，若D+/D-走线边缘彼此间距6 mil，D+/D-走线边缘各自离两旁铜皮边缘6 mil，工具计算出D+/D-走线的宽度必须为11.16 mil。不同PCB 板厂其规范和参数各有不同，大部分正规板厂都会提供类似的计算工具或相关资讯，设计者可自行参照使用。
1、减少使用过孔，过孔会造成阻抗改变和信号反射问题，并会增加其它板层带来干扰的机会。若无法避免使用过孔，增加周围净空空间来降低寄生电容，并注意提供通畅的信号回流路径。详细请参照2.2。
2、 确保D+/D-走线远离板边或铺地边缘，至少保持90 mil 以上距离。
3、 D+/D-必须转90 度时，可以使用2 个45 度转折或圆弧走线，可使信号反射减到最小且减少阻抗不连续。
4、 D+/D-和PCB 上一般信号距离应遵守”5W 规则”，也就是与D+/D-路径相隔至少5 倍走线宽度的距离，以降低对D+/D-差分信号的串扰。例如计算出D+/D-的走线宽度若为6 mil，则要求D+/D-整个路径和一般信号保持至少30 mil 的间距。
5、D+/D-应和PCB 上相邻的时钟或周期信号尽量保持至少50 mil 的最大可能距离，并和其它连接接口尽量保持远离，例如I/O 接口、控制信号接头、或电源接口。
6、在符合合理性的前题下以最短走线长度走D+/D-，特别和时钟或周期信号平行走线时，长度愈短愈好；芯片与USB 连接接口越靠近越好。
7、 D+/D-走线尽量远离晶振、振荡器、时脉产生器、交换式电源、或磁性器件…等噪声源。
8、 尽量避免D+/D-线路上的分歧，因为这容易导致信号反射，影响信号质量。也要尽量避免D+/D-线路上放置测试点，若必须如此，信号走线必须直接经过测试点，而不是从D+/D-线路上另拉出走线放置测试点，也不可以过孔形成测试点。若D+/D-线路上要放置额外器件，例如ESD 或过压保护器件，一样注意不可有任何走线分歧。
9、D+/D-要在完整的电源或地的铺铜面上。若无法避免走线穿过中断的电源或地的铺铜面，必须提供良好的信号回流路径，否则会因为信号与回路长度不对等或回流阻断，而增加噪声感应和辐射。详细请参照2.3。
10、 芯片的VDD 或VBUS 去耦电容必须尽量靠近芯片引脚。VDD 或VBUS 的走线越宽越好，至少不要低于40 mil，可加磁珠等器件降低电源杂讯。
11、高速USB PHY 通常要求外接一颗1 %误差的电阻给内部参考电流源使用。以AT32F405 为例，电阻值为12 kΩ。这颗电阻要尽可能靠近芯片与OTGHS_R 脚连接，另一端直接连接于数字地平面。
12、其它对USB 接口ESD 防护注意事项，请另参照AN0034。
2.3 信号走线穿越分开参考平面的注意事项
要避免高速USB 信号走线时穿越一个分开的参考平面。一定要考虑完整的信号去回路径，也就是除了考虑信号传输出去外，也要考虑信号如何回流，包含最常使用的回流路径：地或其它的参考铺铜平面。下图高速信号走线直接穿越中断的参考平面而未额外处理。这会使得下方回流路径绕行而与信号路径不等长；上方回流路径则遇断开铺铜面而中断。
如果穿过一个分开的参考平面无法避免，信号穿过两个分开的参考平面时必须保持90 度垂直穿过。另外必须提供高速信号良好的回流路径，最常使用的做法就是在尽可能靠近高速信号走线的参考平面两侧，各使用100 nF ~ 1 μF 大小的电容，将断开的参考平面连接起来。
3.3、请勿在晶振、时钟信号发生器、开关电源稳压器、安装孔、磁性器件或使用/复制时钟信号的集成电路（ IC） 下方或附近布置高速布线； 3.4、最大限度地减小差分对之间的间距； 3.5、将所有高速差分对对称布置并使其互相平行。在封装迂回布线和布线至连接器引脚时，会自然而然地偏离这一要求。这些偏差必须尽可能短；
3.6、增大过孔焊盘的直径可减少过孔的电容效应和整体插入损耗。确保用于高速信号传输的过孔焊盘的直径尽可能大（ 30mil 的直径）。不允许使用非功能或未连接的过孔焊盘。如果在高速差分信号布线中需要使用过孔， 确保差分对中每个成员的过孔计数相等，并且过孔的间距应尽可能相等。建议将过孔尽可能靠近 SoC 放置。
3.7、避免在高速信号布线中采用表面贴装器件（ SMD）， 其原因在于这些器件会导致中断，从而对信号质量产生负面影响。当信号布线上需要 SMD 时， 允许的元件尺寸上限为 0603。建议使用 0402 或更小的尺寸。在布局过程中对称地放置这些元件， 以确保获得最优信号质量并最大限度地减少信号反射；
3.8避免高速差分信号线弯曲。当需要弯曲时， 维持大于 135° 的弯曲角度， 以确保弯曲尽可能缓和。
