一、介绍
AD9694是一款四通道、14位、500 MSPS模数转换器(ADC)。该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。该器件设计用于高达1.4 GHz的宽带模拟信号采样。AD9694针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。
由于AD9694是JESD204B接口的，相对于LVDS接口来说，设计更方便些，只要保证发送和接收的204b参数配置一致，就可以建链！
二、工作模式
根据芯片手册，AD9694常用两种工作模式，全带宽模式和DDC模式。
全带宽模式：0x570配置0x49，线速率=20倍采样率，分辨率14位
DDC模式:0x570配置0x52,一般需要做2倍或以上倍数的抽取，降低线速率，分辨率16位。 
三、调试注意事项
1.可以先用子类0调试，保证硬件链路OK
2.不建链时，检查时钟和线速率的关系，检查204B参数，检查差分时钟的终端匹配电阻，如果用到时钟芯片，比如HMC7043，建议统一硬件电路，采样时钟（高速）走LVPECL；sysref（低速）走LVDS。
3.数据映射关系主要由F决定，F=2或者4 8 ，解码方式一致
四、同步问题
1.AD9694同步支持周期性（简单记作：continue）和脉冲性（简单记作：N-shot）两种方式。
相关寄存器有：0x120 / 0x121 / 0x300 / 0x128
continue要求sysref是LMFC的整数分频；N-shot没有这个要求，毕竟是判断上下沿，建议0x121配置1或1以上的参数，因为调试发现：AD9694的同步存在一个BUG，0x121配置成0会影响同步，只能配置成1~15.一般都喜欢配置成3，忽略第三个sysref，等四个sysref来对齐。
2.如果是DDC模式，对齐多配置一个0x300寄存器，如果是continue模式，0x300寄存器写1；N-shot模式，要看NCO/sysref是否为整数倍关系，是的话，0x300寄存器给1；非整数倍给3。如果非整数倍给1的话，数据就会错乱，影响后端数据波形同步。但是要注意：0x0300不管是01还是03，不影响AD芯片的LMFC同步，影响的是FPGA后端数据同步。
3.重要寄存器0x128
这个寄存器非常重要，是CLK采集sysref的一个重要状态指示。通过监视这个寄存器的值，可以调节HMC7043的输出CLK和SYSREF的相位关系，保证2片AD的sysref采样都处于最佳状态，当然，有条件也可以用示波器打信号去确认两者的相位关系
4.FPGA约束，记得给CLK和SYSref加约束，参考《PG066手册》
总的来说，AD9694同步还是很稳定的，500M采样率，采集985M信号，客户指标要求：相位差的绝对值不超过6度。AD9694测出来是0.6度，测过成都芯盟微的9694，对标AD9694，同步指标也很高，不超过1度，远小于6度的指标。先写到这，后续再补充。
标签：采样,同步,FPGA,注意事项,sysref,模式,寄存器,AD9694 From： https://blog.csdn.net/weixin_41246509/article/details/142877064