我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
跑formality对比pr前后网表一致性时发现verify failed，打开gui，trace failed的点发现pr后的网表因为在clock tree上插入了antenna cell，而antenna cell此时是black box，导致clock tree无法trace到clock source。
标签：box,pr,formality,antenna,clock,cell,failed,trace From： https://blog.csdn.net/m0_61544122/article/details/142326729