首页 > 其他分享 >LVDS(FPGA)

LVDS(FPGA)

时间:2024-09-08 17:02:47浏览次数:8  
标签:LVDS FPGA level Buffer connect output input port

差分输入时钟缓冲器(IBUFDS)

image

点击查看代码
 // IBUFDS: Differential Input Buffer
 //         7 Series
 // Xilinx HDL Language Template, version 2024.1
 IBUFDS #(
   .DIFF_TERM("FALSE"),       // Differential Termination
   .IBUF_LOW_PWR("TRUE"),     // Low power="TRUE", Highest performance="FALSE"
   .IOSTANDARD("DEFAULT")     // Specify the input I/O standard
 ) IBUFDS_inst (
   .O(O),  // Buffer output
   .I(I),  // Diff_p buffer input (connect directly to top-level port)
   .IB(IB) // Diff_n buffer input (connect directly to top-level port)
 );
 // End of IBUFDS_inst instantiation

差分输出时钟缓冲器(OBUFDS)

image

点击查看代码
// OBUFDS: Differential Output Buffer
 //         7 Series
 // Xilinx HDL Language Template, version 2024.1
 OBUFDS #(
   .IOSTANDARD("DEFAULT"), // Specify the output I/O standard
   .SLEW("SLOW")           // Specify the output slew rate
 ) OBUFDS_inst (
   .O(O),     // Diff_p output (connect directly to top-level port)
   .OB(OB),   // Diff_n output (connect directly to top-level port)
   .I(I)      // Buffer input
 );
 // End of OBUFDS_inst instantiation

三态差分输入输出(IOBUFDS)

image

点击查看代码
// IOBUFDS: Differential Bi-directional Buffer
 //          7 Series
 // Xilinx HDL Language Template, version 2024.1
 IOBUFDS #(
   .DIFF_TERM("FALSE"),     // Differential Termination ("TRUE"/"FALSE")
   .IBUF_LOW_PWR("TRUE"),   // Low Power - "TRUE", High Performance = "FALSE"
   .IOSTANDARD("BLVDS_25"), // Specify the I/O standard
   .SLEW("SLOW")            // Specify the output slew rate
 ) IOBUFDS_inst (
   .O(O),     // Buffer output
   .IO(IO),   // Diff_p inout (connect directly to top-level port)
   .IOB(IOB), // Diff_n inout (connect directly to top-level port)
   .I(I),     // Buffer input
   .T(T)      // 3-state enable input, high=input, low=output
 );
 // End of IOBUFDS_inst instantiation

以下是我使用的118评估版的IO
image

image

补充电平特性

image

参考

7 Series FPGAs SelectIO Resources User Guide (UG471)
7 Series FPGA and Zynq 7000 SoC Libraries Guide(ug953)
Zynq UltraScale+ RFSoC Data Sheet:DC and AC Switching Characteristics(DS926)

标签:LVDS,FPGA,level,Buffer,connect,output,input,port
From: https://www.cnblogs.com/Little-Rainbow/p/18403135

相关文章

  • Verilog:【8】基于FPGA实现SD NAND FLASH的SPI协议读写
    Verilog:【8】基于FPGA实现SDNANDFLASH的SPI协议读写在此介绍的是使用FPGA实现SDNANDFLASH的读写操作,以雷龙发展提供的CS创世SDNANDFLASH样品为例,分别讲解电路连接、读写时序与仿真和实验结果。目录1FLASH背景介绍2样品申请3电路结构与接口协议3.1SD......
  • (14)DDS基本原理与FPGA实现
    基本概念DDS(DirectDigitalSynthesizer),即数字合成器,是一种把一系列数字信号通过D/A转换器转化成模拟信号的数字合成技术DDS的实现有两种方式:查表法和计算法,下面将主要介绍DDS查表法的FPGA实现查表法:预先在ROM中存放不同相位对应的幅度序列,通过相位累加器的输出对其进行寻址,经......
  • FPGA状态机编程示例
     两段式状态机moduledetect_2(  inputclk_i,  inputrst_n_i,  outputout_o);regout_r;//状态声明和状态编码reg[1:0]Current_state;reg[1:0]Next_state;parameter[1:0]S0=2'b00;parameter[1:0]S1=2'b01;parameter[1:0]S2=2'b10;pa......
  • FPGA初试
    最开始是看到了图灵完备这个游戏然后是数字电路模拟器,试着用Ripes写一个简单的RSICV汇编点灯玩再后萌生了自己做个RSICV的CPU玩玩,但手动搭建逻辑门电路我是没时间,但可以用FPGA学着写一个软核,顺带可以在上面跑个RTOS试试,于是买了Tangnano20k第一天跑跑例程,改下流水灯用按钮操作,......
  • 基于颜色模型和边缘检测的火焰识别FPGA实现,包含testbench和matlab验证程序
    1.算法运行效果图预览(完整程序运行后无水印)   将FPGA仿真结果导入到matlab显示结果: 测试样本1   测试样本2   测试样本3   2.算法运行软件版本vivado2019.2 matlab2022a 3.部分核心程序(完整版代码包含注释和操作步骤视频) `time......
  • 基于 FPGA 的 SD 卡的数据读写实现(SD NAND FLASH)
    1、存储芯片分类目前市面上的存储芯片,大致可以将其分为3大类:①EEPROMEEPROM(ElectricallyErasableProgrammablereadonlymemory)是指带电可擦可编程只读存储器,是一种掉电后数据不丢失的存储芯片。EEPROM可以在电脑上或专用设备上擦除已有信息,重新编程。这类产品容量小,读......
  • FPGA
    什么是FPGAFiledprogrammablegatearray现场可编程门朕列可编程逻辑整列*PLD*(ProgrammableLogicDevice)PLD在上世纪70年代由专用集成电路(ASIC)发展而来,可由软件编程的方式进行反复的擦写PLD发展历程简史上世纪70年代初期出现了PROMEPROM和EEPROM在70年代中期又出......
  • 基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不
    1.算法仿真效果       本系统在以前写过的QPSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的QPSK误码情况。 vivado2019.2仿真结果如下(完整代码运行后无水印): SNR=15DB   SNR=10DB   SNR=5DB   SNR=1DB ......
  • 基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不
    1.算法仿真效果本系统在以前写过的QPSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的QPSK误码情况。vivado2019.2仿真结果如下(完整代码运行后无水印):SNR=15DBSNR=10DBSNR=5DBSNR=1DB系统RTL结构图:2.算法涉及理论知识概要QPSK是一种数......
  • 正点原子FPGA新品ZYNQ7035/7045/7100开发板,ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2!
    正点原子FPGA新品ZYNQ7035/7045/7100开发板,ZYNQ7000系列、双核ARM、PCIe2.0、SFPX2!正点原子Z100ZYNQ开发板,搭载XilinxZynq7000系列芯片,核心板支持XilinxZynq-7035、Zynq-7045和Zynq-7100三种型号。开发板由核心板+底板组成,外设资源丰富,板载2路千兆以太网接口(PS+PL)、PCIe2.0x8、......