机组复习

1.数字计算机如何分类？分类的依据是什么？

①按存储量大小分类：分为巨型、大型、中型、小型机和微型机。

②从传输方式和操作方式分类：分为串行机和并行机。

③按电路组成分类：分为电子管、晶体管、集成电路、大规模集成电路。

④按用途分类：分为通用计算机、数据处理机和控制机。

1. 数字计算机有哪些主要应用？

①通用机：用于计算科研中复杂的数学问题，解决微分方程、代数方程等；用于研究物体运动规律，研究导弹、人造卫星的运动轨迹等；选择最佳方案，桥梁、厂房等的设计方案。

②数据处理机：用于综合分析数据。对实验、观测数据等进行归纳、整理、分类和统计，绘制数据分布曲线并打印报表。

③控制机：及时搜集检测数据，经过计算和判断，按最佳值进行自动控制或自动调节。

1. 冯诺伊曼型计算机主要设计思想是什么？它包括哪些主要组成部分？

主要设计思想：

①采用二进制表示数据和指令，指令由操作码和地址码组成。

②存储程序，程序控制：将程序和数据存放在存储器中，计算机工作时从存储器取出 指令并执行，完成计算。

③指令顺序执行。程序分支由JMP等转移指令实现。

主要组成部分：存储器、运算器、控制器、输入设备、输出设备

由于指令和数据放在同一个存储器冯诺依曼结构

指令和数据分别放在两个存储器是哈佛结构

4.原反补移码：

正整数原反补一样 负整数 原反补符号位都为1

反码=原码除符号都取反 补码=反码符号位不变末位+1 移码=补码符号位取反，其余位不变

补码=原码从最后一位开始找第一个1的前面都取反，符号位不变

IEEE754标准：1.M省略

32位

规格化的32位浮点数x的真值表示为：x=(-1)^Sx(1.M)x2^E-127 e=E-127 64位： e=E-1023

64位

[x+y]_补=[x]_补+[y]_补 [x-y]_补=[x]_补-[y]_补=[x]_补+[-y]_补

[-y]_补=[y]_补连同符号位取反+1 进位省略

变形补码双符号位，最高位是正确符号位，符号位相同未溢出，01正溢出10负溢出

5.浮点运算：左移+右移- 小阶向大阶看齐

1、0操作数检查 2、比较阶码大小对阶3、尾数进行加减法4结果规格化5舍入处理6溢出处理

浮点运算流水线：为了实现流水，首先必须把输入的任务分割为一系列子任务，使各子任务能在流水线的各个阶段并发的执行。将任务连续不断的输入流水线，从而实现了子任务的并行。空间并行性：增加冗余部件，如增加多操作部件处理机和超标量处理机。时间并行性：改善操作流程，如流水线技术。分配原则：各子任务处理时间大致相同，具有（各子任务之间有一定的优先关系）这种线性优先关系的流水线成为线性流水线

C=非流水线时间总和/流水线时钟周期t

输入编码：主要有三类—数字编码，拼音码，字形编码
汉字内码：用于汉字信息的存储、交换、检索等操作的机内代码，一般采用2字节表示。
字模码：用点阵表示的汉字字形代码，它是汉字的输出形式。

第三章：

6.程序的局部性原理：在某一时间段内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问。两个角度分析：时间局部性：是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；空间局部性：是指一旦程序访问了某个存储单元，则不久之后其附近的存储单元也将被访问。

7.Cache是指存储器层次结构中的一种高速缓存，通常位于CPU和主存之间，用于加快对数据的访问速度。外存通常指硬盘驱动器等辅助存储设备，位于内存层次结构的底部。外存比主存更慢，但存储容量更大，且不可以和CPU直接交换数据，需要将数据先调入内存中，通过内存才能给CPU使用。

8.DRAM为什么刷新：

DRAM存储位元是基于电容器上的电荷量存储信息的，DRAM在进行读操作的时候是具有破坏性的，读操作会使电容器上的电荷流失，因此在读操作后必须进行刷新。而未读写的存储单元也要定期刷新，因为电荷量会逐渐泄露而减少 。

现代的DRAM芯片通常会在一次读操作之后自动地刷新选中行中的所有存储位元。但是读操作出现的时间不是固定的，因此必须对DRAM进行周期性的刷新，以保持其记忆的信息不丢失。

刷新分为两类：

集中式刷新策略：

每一个刷新周期中集中一段时间对DRAM的所有行进行刷新。前一段时间进行正常的读/写操作；后一段时间作为集中刷新操作时间，连续刷新8192行。由于刷新操作的优先级比读写操作的优先级高，所以在进行刷新操作的时候，读/写操作被暂停，数据线输出被封锁。等所有行刷新结束后，又开始正常的读/写周期。由于在刷新的过程中不允许读/写操作，集中式 刷新策略存在“死时间”。

分散式刷新策略：

每一行的刷新操作被均匀地分配到刷新周期时间内。由于64ms除以8192约等于7.8us，所以DRAM每隔7.8us刷新一行。

9.

字扩展 位扩展几片

10.顺序存储器交叉存储器

设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期 t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少?

信息总量：(只与字长有关)= 64 bit x 4 = 256 bit 平均访问时间：

顺序:T1=mT=200x4=800ns=8x10^-7s

交叉:T2=T+(m-1)t=200+3x50=350=3.5x10^-7s

带宽:顺序 W1=q/T1=256÷8x10^-7s＝320 Mbit/s

交叉W2=q/T2=256÷3.5x10^-7s≈731Mbit/s

11.Cache的功能：cache是一种高速缓冲存储器，是为了解决cpu和主存之间速度不匹配而采用的一项重要技术。其原理基于程序运行中具有的空间布局性和时间布局性特征。

基本原理：cpu与cache之间的数据交换是以字为单位而cache与主存之间是以块为单位。

替换策略：cache工作原理要求它尽量保存最新数据。当一个新的主存块需要拷贝到cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换（1）最不经常使用（LFU）算法：应将一段时间内被访问次数最少的那行数据换出。

1. 近期最少使用（LRU）算法：应将近期内长久未被访问过的行换出。

（3）随机替换：特定行位置中随机选取一行换出。

cache命中率 Nc是cache完成存取的总次数，Nm是主存完成存取的总次数

h=Nc/Nc+Nm 未命中1-h

t_c是命中时cache访问时间，t_m未命中主存访问时间

cache/主存系统平均访问时间t_a=ht_c+(1-h)t_m

r=tm/tc是主存与cache的访问时间比

访问效率e=t_c/t_a=1/r+(1-r)h

12.主存与cache时地址映射。

全相联映射方式,直接映射方式,组相联映射方式

13.二维地址空间，空间浪费小，存储共享容易，存储保护容易，可以动态保护，可以动态链接

14.指令系统的发展

机器指令介于微指令和宏指令之间,简称指令，每条指令可完成一个独立的算术运算或逻辑运算操作。一台计算机所有指令的集合称指令系统(指令集)。

由复杂指令系统计算机CISC转变为精简指令系统RISC。微指令是微程序级的命令，属于硬件

宏指令是若干条机器指令组成的软件指令

完备性，有效性，规整性，兼容性

15.存储器存储器SS(内存)寄存器寄存器RR(cpu)寄存器存储器RS

一般的数据类型

地址数据,数值数据,字符数据、逻辑数据.

存储器既可用来存放数据，又可用来存放指令

16.指令寻址方式:顺序寻址方式,跳跃寻址方式

操作数基本寻址方式:隐含寻址(在指令中隐含操作数的地址),立即寻址,直接寻址、间接寻址。

寄存器寻址,寄存器间接寻址、偏移寻址(相对~、基址~、变址~)、段寻址、堆栈寻址.

1. 基本指令系统：数据处理，数据存储，数据传送，程序控制四大指令，具体有数据传送类指令，算术运算类指令，逻辑运算类指令，程序控制类指令，输入输出类指令，字符串类指令，系统控制类指令。
2. 单字节二地址指令 操作数op4位最多指定16条指令，源地址目的地址都存放于寄存器是RR型指令，源和目的地址都是3位共有8种寻址方式
3. Cpu的功能：指令控制操作控制时间控制数据加工cpu基本组成运算器和控制器是核心部件
4. CPU中的主要寄存器p146数据缓冲寄存器（DR）指令寄存器（IR）程序计数器（PC）数据地址寄存器（AR）通用寄存器、程序状态字寄存器（PSWR）
5. 指令周期是取出一条指令并执行这条指令的时间。一个指令周期通常由若干个CPU周期（机器周期）组成，而一个机器周期又由若干个时钟周期组成的。
6. 控制部件通过控制线向执行部件发出各种控制命令通常把这种控制命令称为微指令，而执行部件接受微命令后所进行的操作，称为微操作。

相容性的微操作：在同时或同一个CPU周期内可以并行执行的微操作。

相斥性的微操作：不能在同时或不能在同一个CPU周期内并行执行的微操作。

每一条指令的功能都是由一段”微程序”来控制实现的。微程序=微指令序列

一条指令=一段微程序。

23.设计微指令追求的目标是：有利于缩短微指令字的长度；有利于减小控制存储器的容量；有利于提高微程序的执行速度；有利于对微指令的修改；有利于提高微程序设计的灵活性。

微命令编码：（1）直接表示法：每一位代表一个微指令。优点是简单直观。缺点是指令字较长，使控制存储器容量较大。

（2）编码表示法：将一组相斥性的微命令信号组成一个小组，通过小组译码器对一个微命令进行译码。如：3位二进制位译码后可表示7个微命令。

（3）混合表示法：把直接表示法和编码表示法结合起来。

并行性：同时性指两个以上的事件在同一时刻发生。并发性：指两个以上事件在同一时间间隔内发生。

时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。采用流水处理部件。

空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。主要体现在多处理器系统和多计算机系统。但是在单处理器系统中也得到了广泛应用。

时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。

流水线分类：指令，算术，处理机

PCI总线的基本传输机制是猝发式传送。利用桥可以实现总线间的猝发式传送，使所有的存取都按照CPU的需要出现在总线上。PCI允许多条总线并行工作。

在集中式总线仲裁中，独立请求方式响应最快，菊花链方式对电路故障最敏感。

第八章：程序查询方式主机和设备是串行工作的

程序中断方式并行工作，DMA方式主程序和设备之间是并行工作。中断向量地址是中断服务程序入口地址指示器。通道的功能是传输控制数据处理。通道有选择通道和多路通道。

集中式仲裁的方式中哪个效率最高？

总线的仲裁分为集中式仲裁和分布式仲裁

在集中式仲裁的方式分为①链式查询方式②计数器定时查询方式③独立请求方式。

独立请求方式效率最高：每个设备有独立的请求和授权线路，可立即响应请求。能动态调整优先级，满足不同应用需求。独立处理请求，降低设备间冲突，提高总线利用率。

DMA直接内存访问（DMA)，是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和1/0设备之间进行。

DMA方式的特点

DMA方式的主要优点①速度快②.I/O和CPU并行工作③不中断现行程序④硬件实现⑤优先级(1)数据传送速度高(2)适用于内存和高速外围设备之间大批数据交换的场合

1. DMA方式以响应随机请求的方式，实现主存与I/O设备间的快速数据传送(4)DMA只能处理简单的数据传送，不能在传送数据的同时进行判断和计算(5)在DMA方式中CPU不必等待查询可以执行自身的程序，而且直接由硬件（DMA控制器）控制传输过程，CPU不必执行指令。仅需占用系统总线，不切换程序，CPU与DMA可以并行工作。

中断的特点（1）节省CPU时间（2）适用于随机出现的服务请求（3）硬件结构复杂，提高软件复杂度，服务开销时间大。

"桥"起着连接不同部分的作用，它可以将来自不同总线的数据传输到目标设备或处理器中。南桥和北桥是传统计算机主板上两个重要的芯片组件。北桥通常负责将处理器连接到内存和高速总线接口，以及处理器与南桥的连接。南桥则负责连接处理器、内存、存储设备等外设。南桥和北桥之间通过专门的数据通道进行数据传输，以确保高效的数据交换。CP北PI南

CPU管理外围设备有几种类似的方式？

①无条件传送方式②程序查询方式③程序中断方式④直接内存访问方式⑤通道和输入/输出处理器。