IC 验证环境 README.md

mba-sim ├── benchmark // Board-support Package ├── docs │ └── VerifPlans ├── fpga // UVM environment │ ├── corev-dv │ └── uvme │ ├── cov │ └── vseq ├── include // Regression configurations ├── sim │ ├── README.md │ ├── Common.mk │ ├── core // Place to run simulations of the "core" testbench │ ├── TOOLCHAIN.md │ ├── tools │ └── uvmt // Place to run simulations of the "uvm" environment │ ├── Makefile │ └── README.md ├── srcs ├── README.md ├── core // the "core" testbench │ ├── dp_ram.sv │ ├── mm_ram.sv │ ├── tb_top.sv │ ├── tb_top_verilator.cpp │ └── tb_top_verilator.sv └── uvmt // the UVM environment ├── uvmt_cv32e40p_constants.sv ├── uvmt_cv32e40p_tb.sv ├── ... └── uvmt_cv32e40p_pkg.sv