HBM芯片PI-SI Cosimulation

现代电子设计在降低功耗、降低电源电压水平和提高速率方面的趋势要求结合SI-PI共同仿真。需要把PDN的每个部分都应仔细建模，并设计为使I/O驱动器看到的输入阻抗最小化。然后应将PDN与信道模型相结合，通过考虑PDN的影响，如电源引起的抖动和电源导轨上引起的纹波，实现输出眼图的准确预测。本文章基于HBM做了SI-PI 联合仿真的完整建模过程，介绍了在芯片和封装级别设计PDN高频部分时应考虑的一些方面。

电源PDN仿真链路

将上述芯片结构里面感兴趣的电源网络进行PDN抽取，仿真设置三个不同的观测端口，仿真从芯片到PCB整个路径的电源S参数模型，并查看他们在不同PDN下的阻抗曲线。

PDN输入阻抗的主要结果如下图所示；特别是端口1、 2和3处的阻抗显示了不同的情况。图2中的比较突出了电感的影响以及decap相对于I/O端口的位置的影响；ESL电感几乎没有曲线减小到1GHz以上；位于 I/O端口和栅极处的ESL为50pH下可以清楚地表明了固有寄生电感对PDN的影响。

下图则包括了不同decaps的寄生电感的三种阻抗。图中的三个数字之间的比较突出了端口对去封装环路电感的影响。具体地，当将decaps放在电源网格位置上时，该电感更大；相反，当 decaps直接放置在端口处时，固有电感应被忽略，并且 ESL变得相关。ESL=0的情况限制使得Z11和Z22在1GHz之 外非常小。尽管这个ESL值实际上是不可行的，但它可以代表一个有用的极限，以突出电感对电压纹波以及输出信号眼图的影响。 

值得注意的是，上两图中的整体PDN输入阻抗是芯片和interposer的PDN组合，PCB和封装PDN的集总元件模型如下图所示。

HBM通道PI-SI协同仿真设置

由于非理想PDN而在电压供应轨上产生的电压纹波可以传播到I/O，从而降低输出眼图。SI-PI联合仿真用于表征 PDN对I/O输出波形的影响。HBM通道由HBM信号轨迹、I/O驱动器和I/O PDN组成。前文中硅中介层上方的微带用于表示从芯片1到芯片2的信号。图中的三个PDN I/O端口用于连接三个信号迹线的驱动器。整个系统设置如上图所示。

在图中所示的系统设置中，为了观察PDN对HBM通道输出的影响，使用了上述的PDN配置。应用了三个具有5Gbps和50ps上升/下降时间的PRBS信号，这将从I/O驱动器中汲取电流。由于不理想的PDN输入阻抗，该电流导致芯片电源上的电压纹波。

上图显示了未添加decaps的PDN情况下的电压纹波示例。I/O的电网上的电压纹波会影响信号的输出，因此它进一步引入了所谓的电源引入的抖动（PSIJ）。此外，PDN上的噪声可以通过串扰耦合到附近的信号线。下图显示了端口3在无decap情况下的眼图。端口3的PDN上产生的电压纹波为127mV。图也显示了当分别具有ESL=0pH和50pH的decap直接添加到端口3的输出时的眼图。通过比较眼图，可以清楚地看出，远离端口3的decap对降低电压纹波没有多大帮助；由于50MHz- 700MHz范围内的阻抗差异，decaps对眼图和抖动是有效的，其中在65MHz和500MHz处出现两个阻抗峰值。

在封装和芯片PDN设计过程中，除了ESL电感之外，decapas的数量和值也会影响I/O信号输出。下图显示了，将decaps放置在网格上，并直接放置在I/O端口时的输出眼图（在这两种情况下，ESL均为50pH）。电压纹波和眼图抖动在端口1处都是最低的，其中添加了4个decaps；端口3的结果是最差的，因为端口附近没有decaps。当decaps靠近端口时，在考虑的整个频率范围内，decaps对输入阻抗的小影响仍然会显著改善电压纹波和抖动。下图（decaps at grid (ESL = 50 pH) on the left, and at I/O (ESL = 50 pH, on the right).  

）中每个子图中的三个比较突出了ESL电感对PSIJ的影响，如上文所述，PSIJ总结为电源decaps数量的影响。

(a) Port 1, the voltage ripple is 100 mV (left) and 73.4 mV (right).

(b) Port 2, voltage ripple 104 mV (left) and 77.7 mV (right).

(c) Port 3, voltage ripple 117 mV (left) and 112 mV (right).

结论

一般来说，ESL越大，产生的电压纹波就越高，从而在输出信号上感应出噪声和抖动。因此，可以通过与低ESL值相关联的适当数量和位置的decaps来实现芯片/interposer/封装/PCB全链路的PDN设计改进。即使PDN阻抗的有限减小也会在电压纹波和眼图方面对时间信号产生很大影响。目标（最佳）设计极限由decaps ESL引入PDN变化而设计。这种情况有助于通过放置不必要且昂贵的低ESL decap来避免PDN的任何过度设计。