上、下拉电阻（定义、强弱上拉、常见作用、吸电流、拉电流、灌电流）

上、下拉电阻定义

上拉电阻是把一个信号通过一个电阻接到电源(Vcc)，下拉电阻是一个信号通过一个电阻接到地(GND)。

强上拉、弱上拉

强上拉、弱上拉的强弱只是上拉电阻的阻值不同，没有什么严格区分。例如：50Ω上拉，一般成为强上拉；100kΩ上拉则称为弱上拉。下拉也是一样的。强拉电阻的极端就是0Ω电阻，即将信号线直接与电源或低相连接。

上、下拉电阻的作用

因为上下拉电阻的作用概念很宽泛，不用领域的使用方法也不同，常见使用方法整理如下：

维持输入管脚是一个稳态

芯片的管脚有三个类型，输出（Output，简称O）、输入（Input，简称I）和输入输出（Input/Output，简称I/O）。芯片的输入管脚，输入的状态有三个：高电平、低电平和高阻状态。高阻状态，即管脚悬空，很可能造成输入的结果是不定状态，引起输出震荡。有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻使管脚稳定状态。

三极管实现电平转换电路的外围电路

三极管属于电流控制电流型元件，于MOS管不同，MOS管属于电压控制电压型元件。三极管有三个工作区：截至区、放大区和饱和区。以NPN型三极管为例，BE之间那个跟箭头很像一个二极管，其实BE之间就是一个二极管，BE的压差（Ube）约为0.6V（实际大小与元器件型号有关。很多都说是0.7V，0.7V只是为例工程计算方便选取的一个比较接近范围中心得电压值，在铃木雅臣《晶体管电路设计》中基射电压是按照0.6V计算，在工程上并不会有太大差异）。当Ube<0.6V时，BE间得等效二级管没有导通，此时三极管处于截至状态；随着BE之间的电压差上升，三极管进入放大区，三极管处于放大区或饱和区时Ube=0.6V。这时BE之间的压差不会随着输入的电压变高而继续增加，体现出二极管的特性，保持导通电压。

三极管电平转换电路

如上图所示，输入信号如果为3.3V电压信号，三极管的BE电路等效于一个二极管。我们并不会把二极管两端之接到电压和GND之间，一般会串联电阻，对电流进行控制。

R1电阻输入限流电阻，因为三极管属于电流控制元件，当三极管属于放大或饱和状态时，Ube的电压为0.6V，可以根据输入电压U计算基极Ib的电流，计算公示为Ib=（U-0.6）/R1，从公示可以看出，若不接限流单组R1，当输入电压大于0.6V时，基极电流会非常大，从而烧毁三极管。需根据输入电压、三极管的特性进行计算。如果该三极管的放大倍数为50（三极管的固有特性，在放大状态集电极电流Ic的大小是基极电流Ib的倍）。

输出电压 Vout=Vcc-Ic*R2。通过这个公式，我们可以看出：Vcc 确定，上图中 Vcc 为12V，Vout 在 Ic 为0时达到最大值12V（等于Vcc），由于是数字电路，Vout需要达到0V附近，实现低电平的效果。如果R2选定为1KΩ，很容易计算出 Ic 让三极管达到饱和状态的值，

三极管的导流能力有限，如果选定的三极管集电极的额定电流为500mA，那么 Ic 的最大值 Ic(max)=500mA 所以，R2的选值不能太小，避免Ic太大导致三极管烧毁。通过公式可以看出，集电极电阻越大越容易饱和，饱和区的现象是两个PN结均正偏，Ic 不受 Ib的控制，因为 Vout 已经接近 GND 了，不可能凭空产生负电压。

如果，输入电压为3.3V，若要求设计时三极管处于饱和状态，则 Ic(饱和)=12mA，那么Ib(min)=Ic(饱和)/=12mA/50=0.24mA，则基极限流电阻R1(max)=(3.3V-0.6V)/Ib(min)=11.25kΩ。若要求输入3.3V时，三极管饱和，并且要求考虑三极管的放大系数、电阻、Vcc电压的离散型、精度、波动等因素，需要留够足够的余量。于是，此时我们可能选择R1为 1kΩ 的电阻让三极管足够饱和，另外 R1 的阻值也不能太小，需要考虑 Ib 的额定电流。R1、R2都不能太小的另一个原因是我们需要考虑功耗和节能。

OC、OD电路

对于OC（Open Collector，集电极开路）、OD（Open Drain，漏极开路）电路上拉电阻的功能主要是为集电极开路输出型电路提供输出电流通道。有些芯片的输出管脚，形成了三极管或MOSFET，电商没有继承上拉电阻到Vcc。

总线I/O接口上、下拉电阻

一些总线有输入输出接口，本质就是OC或OD的接口。I2C（Inter Intergrated Circuit，内部集成电路）总线就是典型的OD输出结构的应用，典型的I2C电路都有上拉电阻。

增加输出管脚的驱动能力

芯片的输出管脚本身并不是OC、OD，但是有时也会增加一个上拉或下拉电阻，通过上拉或下拉来增加或减小驱动电流。

电平标准匹配

改变电平的电位，常用在TTL-CMOS匹配。当TTL电路驱动CMOS电路时，若TTL电路输出的高电平低于CMOS电路的最低电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平值。注意：上拉电阻的电阻值应不低于CMOS电路的最低高电压，同时要考虑TTL电路电流（如某端口最大输入或输出电流）的影响。

增强电路抗干扰能力

芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。长线传输中，电阻不匹配容易引起反射波干扰，加上、下拉电阻的电阻值匹配，能有效抑制反射波干扰。提高总线的抗电磁干扰能力，管脚悬空就比较容易受外界的电磁干扰。

吸电流、拉电流、灌电流定义

拉电流：主动输出电流，是从输出口输出电流。

灌电流：被动输入电流，是从输出端口流入吸电流。

吸电流：吸是主动吸入电流，是从输入端口流入吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流，区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流(即吸电流)。

拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平时外部给数字电路的输入电流，它们实际就是输入、输出电流能力；吸电流是对输入端（输入端吸入）而言的,而拉电流（输出点流出）和灌电流（输出端被灌入）是相对输出端而言的。

上拉电阻阻值选择原则

1）从节约功耗及芯片的灌电流能力考虑，电阻值应当足够大。电阻越大，电流越小。

2）从确保足够的驱动电流考虑，电阻值需要足够小。电阻值越小，电流越大。

3）对于高速电路，过大的上拉电阻可能边沿变平缓。需要电阻与电容形成RC滤波电路，影响信号的高频分量的传输。

4）驱动能力与功耗的平衡。以上拉电阻为例，一般来说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意二者之间的平衡。

5）下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

6）高低电平的设定。不同电路的高低电平的门槛电平会有所不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

7）频率特性。以上拉电阻为例，上拉电阻和开关管漏源极之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在频率方面的需求。