首页 > 其他分享 >5、存储器的层次结构

5、存储器的层次结构

时间:2022-10-20 21:31:08浏览次数:52  
标签:存储器 L1 Cache 层次结构 内存 寄存器 CPU 高速缓存

先想象中一个场景,大学期末准备考试了,你前去图书馆临时抱佛脚。那么,在看书的时候,我们的大脑会思考问题,也会记忆知识点,另外我们通常也会把常用的书放在自己的桌子上,当我们要找一本不常用的书,则会去图书馆的书架找。就是这么一个小小的场景,已经把计算机的存储结构基本都涵盖了。

我们可以把 CPU 比喻成我们的大脑,大脑正在思考的东西,就好比 CPU 中的寄存器,处理速度是最快的,但是能存储的数据也是最少的,毕竟我们也不能一下同时思考太多的事情,除非你练过。大脑中的记忆,就好比 CPU Cache,中文称为 CPU 高速缓存,处理速度相比寄存器慢了一点,但是能存储的数据也稍微多了一些。CPU Cache 通常会分为 L1、L2、L3 三层,其中 L1 Cache 通常分成「数据缓存」和「指令缓存」,L1 是距离 CPU 最近的,因此它比 L2、L3 的读写速度都快、存储空间都小。我们大脑中短期记忆,就好比 L1 Cache,而长期记忆就好比 L2/L3 Cache。

说明:寄存器和 CPU Cache 都是在 CPU 内部,跟 CPU 挨着很近,因此它们的读写速度都相当的快,但是能存储的数据很少。

当我们大脑记忆中没有资料的时候,可以从书桌或书架上拿书来阅读,那我们桌子上的书,就好比内存,我们虽然可以一伸手就可以拿到,但读写速度肯定远慢于寄存器,那图书馆书架上的书,就好比硬盘,能存储的数据非常大,但是读写速度相比内存差好几个数量级,更别说跟寄存器的差距了。

5、存储器的层次结构_高速缓存

从图书馆书架取书,把书放到桌子上,再阅读书,我们大脑就会记忆知识点,然后再经过大脑思考,这一系列过程相当于,数据从硬盘加载到内存,再从内存加载到 CPU 的寄存器和 Cache 中,然后再通过 CPU 进行处理和计算。

对于存储器,它的速度越快、能耗会越高、而且材料的成本也是越贵的,以至于速度快的存储器的容量都比较小。

CPU 里的寄存器和 Cache,是整个计算机存储器中价格最贵的,虽然存储空间很小,但是读写速度是极快的,而相对比较便宜的内存和硬盘,速度肯定比不上 CPU 内部的存储器,但是能弥补存储空间的不足。


1、寄存器

最靠近 CPU 的控制单元和逻辑计算单元的存储器,就是寄存器了,它使用的材料速度也是最快的,因此价格也是最贵的,那么数量不能很多。

存储器的数量通常在几十到几百之间,每个寄存器可以用来存储一定的字节(byte)的数据。比如:

  • 32 位 CPU 中大多数寄存器可以存储​​4​​ 个字节;
  • 64 位 CPU 中大多数寄存器可以存储​​8​​ 个字节。

寄存器的访问速度非常快,一般要求在半个 CPU 时钟周期内完成读写,CPU 时钟周期跟 CPU 主频息息相关,比如 2 GHz 主频的 CPU,那么它的时钟周期就是 1/2G,也就是 0.5ns(纳秒)。

CPU 处理一条指令的时候,除了读写寄存器,还需要解码指令、控制指令执行和计算。如果寄存器的速度太慢,则会拉长指令的处理周期,从而给用户的感觉,就是电脑「很慢」。


2、​​CPU Cache

CPU Cache 用的是一种叫 SRAM(Static Random-Access Memory,静态随机存储器) 的芯片。

SRAM 之所以叫「静态」存储器,是因为只要有电,数据就可以保持存在,而一旦断电,数据就会丢失了。

在 SRAM 里面,一个 bit 的数据,通常需要 6 个晶体管,所以 SRAM 的存储密度不高,同样的物理空间下,能存储的数据是有限的,不过也因为 SRAM 的电路简单,所以访问速度非常快。

CPU 的高速缓存,通常可以分为 L1、L2、L3 这样的三层高速缓存,也称为一级缓存、二级缓存、三级缓存。

5、存储器的层次结构_高速缓存_02

L1 高速缓存

L1 高速缓存的访问速度几乎和寄存器一样快,通常只需要 ​​2~4​​​ 个时钟周期,而大小在几十 KB 到几百 KB 不等。

每个 CPU 核心都有一块属于自己的 L1 高速缓存,指令和数据在 L1 是分开存放的,所以 L1 高速缓存通常分成指令缓存数据缓存

在 Linux 系统,我们可以通过这条命令,查看 CPU 里的 L1 Cache 「数据」缓存的容量大小:

$ cat /sys/devices/system/cpu/cpu0/cache/index0/size
32K

而查看 L1 Cache 「指令」缓存的容量大小,则是:

$ cat /sys/devices/system/cpu/cpu0/cache/index1/size
32K

L2 高速缓存

L2 高速缓存同样每个 CPU 核心都有,但是 L2 高速缓存位置比 L1 高速缓存距离 CPU 核心 更远,它大小比 L1 高速缓存更大,CPU 型号不同大小也就不同,通常大小在几百 KB 到几 MB 不等,访问速度则更慢,速度在 ​​10~20​​​ 个时钟周期。

在 Linux 系统,我们可以通过这条命令,查看 CPU 里的 L2 Cache 的容量大小:

$ cat /sys/devices/system/cpu/cpu0/cache/index2/size
256K

L3 高速缓存

L3 高速缓存通常是多个 CPU 核心共用的,位置比 L2 高速缓存距离 CPU 核心 更远,大小也会更大些,通常大小在几 MB 到几十 MB 不等,具体值根据 CPU 型号而定。

访问速度相对也比较慢一些,访问速度在 ​​20~60​​​个时钟周期。

在 Linux 系统,我们可以通过这条命令,查看 CPU 里的 L3 Cache 的容量大小:

$ cat /sys/devices/system/cpu/cpu0/cache/index3/size 
3072K

3、内存

内存用的芯片和 CPU Cache 有所不同,它使用的是一种叫作 DRAM (Dynamic Random Access Memory,动态随机存取存储器) 的芯片。

相比 SRAM,DRAM 的密度更高,功耗更低,有更大的容量,而且造价比 SRAM 芯片便宜很多。

DRAM 存储一个 bit 数据,只需要一个晶体管和一个电容就能存储,但是因为数据会被存储在电容里,电容会不断漏电,所以需要「定时刷新」电容,才能保证数据不会被丢失,这就是 DRAM 之所以被称为「动态」存储器的原因,只有不断刷新,数据才能被存储起来。

DRAM 的数据访问电路和刷新电路都比 SRAM 更复杂,所以访问的速度会更慢,内存速度大概在 ​​200~300​​ 个 时钟周期之间。

4、​SSD/HDD 硬盘

SSD(Solid-state disk) 就是我们常说的固体硬盘,结构和内存类似,但是它相比内存的优点是断电后数据还是存在的,而内存、寄存器、高速缓存断电后数据都会丢失。它的速度比内存慢 ​​10~1000​​​ 倍左右。

当然,还有一款传统的硬盘,也就是机械硬盘(Hard Disk Drive, HDD),它是通过物理读写的方式来访问数据的,因此它访问速度是非常慢的,它的速度比内存慢 ​​10W​​ 倍左右。

由于 SSD 的价格快接近机械硬盘了,因此机械硬盘已经逐渐被 SSD 替代了。

标签:存储器,L1,Cache,层次结构,内存,寄存器,CPU,高速缓存
From: https://blog.51cto.com/u_10630401/5780591

相关文章

  • 认识理解并运用FPGA中的存储器
       需要用一个存储器将这些数据先存储起来,使用的时候读取存储器就可以了。这个存储器只需要支持读功能就可以了。ROM(readonlymemory)对应CMOS摄像头初始化的应用D......
  • 虚拟存储器
    虚地址空间:也称虚拟存储空间或虚拟存储器空间,它是应用程序员用来编写程序的地址空间,这个地址空间非常大。对应于虚拟地址(虚地址)主存储器的地址空间:也称主存地址空间、......
  • 高速缓冲存储器---Cache
    高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM,一般而言它不像系统主记忆体那样使用DRAM技术,而使用昂贵但较快速的SRAM技术,也有快......
  • db2 多温度存储器
    一、概述DB2V10中新增加的特性将访问频率不同的数据放置在不同的存储空间中引入了存储组(storagegroup)的概念方便DBA对不同热度的数据进行管理二、存储器组存储数据的存储......
  • 3.6 Cache存储器
    Cache引入原因:(1)CPU和主存速度存在差异(2)CPU和I/O争抢访存一旦主存与I/O交换信息,主存可以将CPU需要的信息提前送至缓存,CPU可直接从缓存中读取所需信息,不必空等影响效率......
  • 3.5 并行存储器
    由于CPU和主存储器之间在速度上是不匹配的,这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率,除了主存采用更高速的技术来缩短读出时间外,......
  • Dapper 在继承层次结构中处理数据
    Dapper包含一项功能,用于处理可能逐行映射到不同类型的数据。在处理使用TablePerHierarchy存储模式的继承层次结构时,此功能特别有用,即一个表用于表示层次结构中的所有类......
  • UIKit — 带有 ViewCode 的基本导航层次结构
    UIKit—带有ViewCode的基本导航层次结构创建屏幕层次结构并在它们之间轻松导航当我们实现一个应用程序时,尤其是当它的设计不包含标签栏时,我们希望以某种方式确保用户......
  • 【操作系统-IO管理】IO层次结构
    目录1用户层I/O软件1.1假脱机技术(SPOOLing技术)1.1.1SPOOLing系统的组成1.1.2假脱机管理进程的工作原理1.2应用程序接口1.2.1字符设备接口1.2.2块设备接口1.2.3......
  • 关于128X8静态存储器芯片设计(转)
    今天在网上找资料,找到了这个拿来和大家分享学习,其实集成电路也不过如些,并不像普通人想象的那个复杂,那么高不可攀!一、设计基本思路 首先基本存储单元有128个每个8位的存......