2024.07.02

//二选一多路选择器
module muxtwo (out, a, b, sl);    //模块 名字(端口)
       input a, b, sl;                        //输入信号名
       output out;                           //输出信号名
       reg out;                                //定义寄存器
              always @ (sl or a or b) //语法体
                      if (! sl) out = a;
                         else out = b;
endmodule

//带与非门的二选一多路选择器
module muxtwo (out, a, b, sl);
input a,b,sl;
output out;
wire nsl,sela,selb; //定义内部连接线
          assign nsl=~sl; //求反
          assign sela=a&nsl; //按位与运算
          assign selb=b&nsl;
          assign out=sela|selb; //按位或运算
endmodule

//多路选择器