首页 > 其他分享 >vivado PIN

vivado PIN

时间:2024-06-17 21:28:49浏览次数:12  
标签:false string PIN 引脚 int vivado bool true

描述
引脚是基元或层次单元上的逻辑连接点。引脚允许
要抽象掉单元格的内容,并简化逻辑以便于使用。引脚可以
是标量的,包含单个连接,或者可以定义为对多个进行分组的总线引脚
信号在一起。
相关对象
引脚连接到一个单元,并且可以通过网络连接到其他单元上的引脚。的引脚
单元格还与bel对象的bel_pins或该单元格所在的site的site_pins相关
映射到。引脚作为时钟域的一部分与时钟相关联,并且是的一部分
timing_path(定义为路径的起点、终点或通过点时)。
端号也可以与drc_contractions相关联,以便更快地定位和
解决设计问题。
属性
PIN对象包括一组属性,这些属性定义了时钟和
控制引脚。在编写Tcl时,可以使用这些属性按类型筛选引脚列表
脚本,或使用PIN对象。下表列出了这些特性。

除了这些定义端号类型的属性之外,pin上的各种属性
对象包括以下内容:

Property Type Read-only Visible Value BEL string false true BUS_DIRECTION enum true true BUS_NAME string true true BUS_START int true true BUS_STOP int true true BUS_WIDTH int true true CLASS string true true pin CLOCK_DEDICATED_ROUTE enum false true DCI_VALUE int false true DIRECTION enum true true IN ESSENTIAL_CLASSIFICATION_VALUE int false true FB_ACTIVE bool false true HD.ASSIGNED_PPLOCS string* true true HD.CLK_SRC string false true HD.LOC_FIXED bool false false 0 HD.PARTPIN_LOCS string* false true HD.PARTPIN_RANGE string* false true HD.PARTPIN_TIEOFF bool false true HD.TANDEM int false true HIERARCHICALNAME string true false top.cpuEngine.dwb_biu.\retry_cntr_reg[0] .C HOLD_DETOUR int false true HOLD_SLACK double true true needs timing update*** IS_CLEAR bool true true 0 IS_CLOCK bool true true 1 IS_CONNECTED bool true true 1 IS_ENABLE bool true true 0 IS_INVERTED bool false true 0 IS_LEAF bool true true 1 IS_ORIG_PIN bool true true 0 IS_PRESET bool true true 0 IS_RESET bool true true 0 IS_REUSED bool true true 0 IS_SET bool true true 0 IS_SETRESET bool true true 0 IS_WRITE_ENABLE bool true true 0 LOGIC_VALUE string true true unknown MARK_DEBUG bool false true NAME string true true cpuEngine/dwb_biu/retry_cntr_reg[0]/C ORIG_PIN_NAME string true true PARENT_CELL cell true true cpuEngine/dwb_biu/retry_cntr_reg[0] REF_NAME string true true FDCE REF_PIN_NAME string true true C SETUP_SLACK double true true needs timing update*** TARGET_SITE_PINS string* false true XLNX_LINE_COL int false false XLNX_LINE_FILE long false false The properties of pins can be listed with the following command: report_property -all [lindex [get_pins] 0]

标签:false,string,PIN,引脚,int,vivado,bool,true
From: https://blog.csdn.net/cckkppll/article/details/139755063

相关文章

  • sping怎么解决循环依赖
     使用三级缓存解决循环依赖问题。循环依赖指的是两个或者两个以上的bean在创建的时候相互依赖而导致出现死循环的情况无法成功创建bean。spring中使用三级缓存解决循环依赖,这三级缓存都是由map组成的。其中第一层是用来存放已经创建好的bean对象,第二层是用来存放“半成品”......
  • Linux上java-jar Spingboot项目
    百度的,后面再补一个Linux文档操作手册,是不是很大胆?准备工作1、首先得有两个软件Xftp(用来上传文件到)和XShell(连接服务器执行命令)2、Linux上有JDK(怎么安装可以转到Linux安装JDK流程)3、项目的JAR包项目jar包导jar<build><plugins><plugin><groupId......
  • QSpinBox、QDoubleSpinBox 的使用,进制转换
    实现目的使用QSpinBox、QDoubleSpinBox实现数量*单价,float结果显示使用QSpinBox、QDoubleSpinBox实现进制的转换拟实现界面布局垂直布局、groupBox中为栅格布局控件进制设置属性displayIntegerBase16代表16进制#include"spinboxexample.h"#include"ui_......
  • [vue3]掌握pinia
    piniaPinna是vue的最新状态管理工具,用来替代vuex官网:Pinia|TheintuitivestoreforVue.js优势更简洁的API,去掉了mutaion与Vue3配套的组合式API风格去掉了modules,每个store都是独立的模块更好的TS支持,提供可靠的类型推断安装命令:npmipiniamain.js挂载......
  • SpinalHDL 学习笔记
    SpinalHDL是一种基于Scala的硬件构筑语言(ConstructingHardwareInScalaEmbeddedLanguage),通过比Verilog/VHDL更好层次的行为级描述,拥有更加高层次视角以及抽象编码能力,作为一种Verilog/VHDL代码的生成器,在Verilog/VHDL绝对统治芯片设计语言的情况下,宛如一泓清泉带来不一样......
  • 四. TensorRT模型部署优化-quantization(mapping-and-shift)
    目录前言0.简述1.近10年模型的变化与硬件的发展2.模型量化回顾3.什么是量化4.量化会出现什么问题5.量化的基本原理:映射和偏移6.量化的基本原理:基本术语6.1量化和反量化6.2对称量化和非对称量化6.3量化粒度6.4校准6.5PTQ和QAT7.其他:有关量化学习的激活函数......
  • 基于spingboot的车辆违章管理系统
    博主介绍:java高级开发,从事互联网行业六年,熟悉各种主流语言,精通java、python、php、爬虫、web开发,已经做了多年的设计程序开发,开发过上千套设计程序,没有什么华丽的语言,只有实实在在的写点程序。......
  • Wireshark:入门实验|抓取ping数据包
    系列目录Wireshark:入门实验目录系列目录Wireshark/Ethereal介绍安装实验步骤一、获取目标网站的IP地址二、筛选目的地址并捕获三、使用ping命令请求访问四、二次捕获知识点补充Wireshark/Ethereal介绍参考《计算机网络:自顶向下方法》Wireshark是一种运行在......
  • 195K数字音频接收器CS8416替代型号DP7416无需修改软硬件PIN对PIN兼容
    DP7416替代CS8416无需修改软硬件192K数字音频接收器产品特性支持EIAJCP1201、IEC-60958、AES3、S/PDIF8:2多路输入选择器32K到192KHz的采样频率支持差分和单端输入自动检测被压缩的输入音频数据流支持SPI和I2C通讯接口协议解码CD和Q-SubCodeDP7416是一款192K数......
  • vivado HW_SIO_TX
    描述在硬件设备上,每个GT包括一个独立的发射机hw_sio_tx由一个PCS和一个PMA组成。并行数据从设备逻辑流入FPGATX接口,通过PCS和PMA,然后输出TX驱动器作为高速串行数据。相关对象有关HW_SIO_TX对象与与其他硬件对象具有。SIO_TX对象与HW_,hw_target、hw_device、hw_sio_ibe......