1、建立时间余量（Setup Slack）= Tcycle + Tclk2 - Tsu - (Tclk1 + Tco + Tdata)。
Setup Slack = 10 + 2 - 0.5 -（3 + 1 +3）= 4.5ns
建立时间余量为0时取得最大时钟频率即最小时钟周期。
Fmax = 1/（Tcycle - Setup Slack）= 1/（10 - 4.5）
要求数据到达的时间=时钟采样沿到达D2时钟端的时间-触发器建立时间
数据实际到达时间=数据的路径延迟
建立时间余量=要求数据到达时间内-数据实际到达时间
保持时间余量（Told Slack）= Tcycle + Tclk1 + Tco + Tdata - （Tcycle + Tclk2 + Th）
触发器正常工作条件为，Tcycle>Tsu+Tco+Tdtlay
数据实际结束位置=数据路径延迟+数据周期
要求数据结束位置=数据周期+时钟延迟+保持时间
保持时间余量=数据实际结束位置-要求数据结束位置的差值
2、时钟抖动（Clock Jitter）是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响；它是频率上的不确定。
时钟偏斜（Clock Skew）是由不同布线长度导致的不同路径的时钟上升沿到来的时延不同；它是相位上为不确定。