首页 > 其他分享 >加法器

加法器

时间:2023-11-01 18:36:33浏览次数:24  
标签:输出 两个 二进制 加法器 进位 输入

加法器(Adder)

在本文构建一个加法器。

二进制加法

\[\begin{array}{r} &111100\ \ \\ &\ \ 010110 \\ +&\ \ 101101 \\ \hline &1000011 \end{array} \]

在本式中,第一行表示前一位的进位,第二行表示第一个加数,第三行表示第二个加数。最后输出结果。发现每一位的加法需要三个输入和两个输出。

半加器(Half Adder)

构建一个半加器,可以将两个二进制数相加。

半加器有两个输入,两个输出。输入为两个二进制数的某一位,输出为相加的结果和进位。进位为1说明需要进位(Carry),为0说明不需要进位。

真值表

输入1 输入2 进位
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

观察真值表,发现输出值与输入值之间为异或关系,进位与输入之间为与关系,可以画出:

半加器

全加器(Full Adder)

半加器只能计算两个一位二进制数的和,因为没有加入低位的进位处理。因此在此基础上构建一个全加器,可以计算两个多位的二进制数的和。

全加器有三个输入,两个输出。输入为两个二进制数的某一位和低位的进位,输出为相加的结果和进位。进位为1说明需要进位,为0说明不需要进位。

真值表

输入1 输入2 低位进位(ICarry) 进位(OCarry)
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

相对于输出的值,全加器相当于两个半加器。

全加器(输出值)

之后判断是否需要进位。如果仅两个输入即可进位,则需要进位;如果两个输入的和不足以进位,但加上低位的进位就可以继续进位,那么输出进位也为1. 因此可以将两个与门后接一个或门。如图

全加器

将其改为使用半加器的形式:

全加器(使用半加器)

四位加法器

由四个全加器可以构成一个四位加法器,可以处理两个四位二进制数的加法。

一个四位加法器有9个输入,分别时两个四位二进制数和低位进位;输出有5个,一个四位二进制数和进位。

四位加法器

基本原理便是各位依次相加,并加上对应的进位。

标签:输出,两个,二进制,加法器,进位,输入
From: https://www.cnblogs.com/neoluxplaza/p/17803811.html

相关文章

  • reg和wire+fsdb转文本+FIQ和IRQ+桶形移位+数据转换+数据同步+NRZ和NRZI+加法器有效使
    reg和wirehttps://mp.weixin.qq.com/s?__biz=MzUyNzA2MDA0OQ==&mid=2247531642&idx=1&sn=be10436fa547d894cf58bbffac48a0fd&chksm=fa076144cd70e8524cbc108db18e5fdf9472a0ea9e2b14f4b55d3d3d936136bc50b7b4c30589&scene=27wire可以作为模块的输入和输出,但是reg只能作为模......
  • 加法器
    加法器1.1半加器半加器用于计算2个单比特二进制数a与b的和,输出结果sum(s)和进位carry(c)。在多比特数的计算中,进位c将作为下一相邻比特的加法运算中。单个半加器的计算结果是2c+s。其真值表、逻辑表达式、verilog描述和电路图分别如下所示。逻辑表达式:$$s=a'b|ab'$$$$c=ab$$ ......
  • 设计并实现加法器类Adder
    定义一个整数加法器类Adder,对其重载运算符“+”、“++”,main(void)函数完成对其的测试。Adder类结构说明: Adder类的数据成员包括:①私有数据成员:数值域num(int型)。Adder类成员函数包括:①有参构造函数Adder(int)和拷贝构造函数Adder(constAdder&),其中有参构造函数参数默......
  • PAT Basic 1074. 宇宙无敌加法器
    PATBasic1074.宇宙无敌加法器1.题目描述:地球人习惯使用十进制数,并且默认一个数字的每一位都是十进制的。而在PAT星人开挂的世界里,每个数字的每一位都是不同进制的,这种神奇的数字称为“PAT数”。每个PAT星人都必须熟记各位数字的进制表,例如“……0527”就表示最低位是7......
  • 5.2.2_并行进位加法器
    上一小节我们介绍了一些电路的基本知识,并且利用电路的基本知识,在上一小节的末尾设计了一个比较简单的加法器。这一小节中,我们主要会来探讨这些加法器应该怎么进行改进,使它......
  • FPGA综合实验 01 - | 8位加法器的设计
    一、实验目的和任务1、利用QuartusII原理图输入方法设计简单组合电路,通过一个8位全加器的2、设计掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。二、设......