首页 > 其他分享 >重磅:FPGA实现MIPI DSI4线720P

重磅:FPGA实现MIPI DSI4线720P

时间:2023-10-08 18:05:48浏览次数:40  
标签:MIPI FPGA HS 720P 模式 LP DSI 数据

1. 液晶屏概述

  •  显示屏LCD MIPI DSI4 lane,支持分辨率720*1280,60HZ彩色显示。用于对接国产GOWIN的NR-9C的开发板和LATTICE的CROSSLINK开发板,显示MIPI DSI 功能。      MIPI DSI是4-LANE,MIPI速率在480MHZ。支持LP模式初始化和HS模式显示数据发送。      屏是5寸,支持DSI SYNC EVENTS模式数据发送。      源码设计。

重磅:FPGA实现MIPI DSI4线720P_液晶屏

2. DSI时序说明

         在液晶屏控制IC中有DSI timing的说明, 对于SYNC EVENT模式中,在消隐的阶段是VS和HS单个数据内容,直接可以是VSS,HSS单个数据,用BLLP填充之间空隙。在显示数据阶段,完全是HS模式数据内容,必须要HSS和HBP和HACT,HFP组成的数据内容。

         有些液晶屏是可以用LP模式取代HBP和HFP,要注意阅读是否可以,而下图IC,是不能用LP模式替代。所以精确控制时序。发送HBP和HFP的内容。

         发送BLANKING Pcaket 长包内容,内容中间填充0模式。要注意的是MIPI包是4个字接头加上长度内容,还有两个字节的校验码。所以对于32位,会出现数据对不齐的情况,要调整连接数据顺序

重磅:FPGA实现MIPI DSI4线720P_数据_02

3. NR9-C操作流程

  1. 断电,对接好开发板,对准长的排针区域,保持引脚一致性。如下图所示,连接好显示屏。

重磅:FPGA实现MIPI DSI4线720P_数据_03

2)设定NR-9的VIO2电压为1.2V

重磅:FPGA实现MIPI DSI4线720P_数据_04

3)下载代码

重磅:FPGA实现MIPI DSI4线720P_开发板_05

4)测试按键切换图案。选择K2按键切换测试图案

重磅:FPGA实现MIPI DSI4线720P_液晶屏_06

4. CROSSLINK操作流程

1) 断电,对接好开发板,对准短的排针区域,保持引脚一致性。如下图所示,连接好显示屏。连接好下载器的线缆,不需要额外电源连接。打开电源

重磅:FPGA实现MIPI DSI4线720P_数据_07

2) 下载代码。

重磅:FPGA实现MIPI DSI4线720P_液晶屏_08

3)测试按键切换图案。选择K1按键切换测试图案

重磅:FPGA实现MIPI DSI4线720P_数据_09

5. 资料文档

        包含NR-9C和Crosslink  MIPI DSI驱动代码,从HS模式到LP模式。以及LP模式初始化过程。HS数据发送。

重磅:FPGA实现MIPI DSI4线720P_液晶屏_10

6.代码结构

  • 重磅:FPGA实现MIPI DSI4线720P_开发板_11

     
  •  
    video_720x1280timing 生成720P的时序图内容。
    video_convert_dsi 从video clk的时钟转换成mipi的 byte clk的时钟数据内容。用fifo操作。
    dsi_hs_packet 用于填充HS模式的HBP和HFP的数据内容。
    dsi_hs_phy用于LP和HS切换功能,并且增加HS时序和SOT,EOT内容。
    dsi_lp_send 用于LP模式的数据发送和LP和HS的切换,LP的内容。
    lcd_lpset用于LCD的LP模式数据读取,以及处理PWEN和RST复位信号。

7. 显示效果

重磅:FPGA实现MIPI DSI4线720P_开发板_12

重磅:FPGA实现MIPI DSI4线720P_开发板_13

重磅:FPGA实现MIPI DSI4线720P_数据_14

标签:MIPI,FPGA,HS,720P,模式,LP,DSI,数据
From: https://blog.51cto.com/u_16256411/7760593

相关文章

  • 重磅:FPGA实现MIPI DSI4线720P
    1.液晶屏概述 显示屏LCDMIPIDSI4lane,支持分辨率720*1280,60HZ彩色显示。用于对接国产GOWIN的NR-9C的开发板和LATTICE的CROSSLINK开发板,显示MIPIDSI功能。      MIPIDSI是4-LANE,MIPI速率在480MHZ。支持LP模式初始化和HS模式显示数据发送。        ......
  • FPGA与STM32的区别与联系?如何互联?
    FPGA(现场可编程门阵列)和STM32(意法半导体公司的一个系列的单片机产品)都是数字电路设计中的重要工具,但它们在应用场景、可编程性和开发方式等方面存在显著的区别。首先,FPGA和STM32在应用场景中的区别在于,FPGA适用于处理并发的信号,比如多个方波信号同时输入、输出,这是STM32等单片机难......
  • Stable Diffusion 里 GFPGAN、ESRGAN 和 RealESRGAN 的功能介绍
    StableDiffusion是一个深度学习技术,主要用于图像生成和图像增强任务。它的核心思想是通过稳定的训练过程来生成高质量的图像,同时提供了一种用于生成和增强图像的框架。在StableDiffusion中,GFPGAN、ESRGAN和RealESRGAN都是与图像生成和增强相关的功能,它们各自有不同的应用......
  • FPGA直方图均衡化 Label: Research
    使用FPGA对图像直方图做出均衡化,公式如下:$$D_{B}=f(D_{A})=\frac{D_{max}}{A_{0}}\sum_{i=0}^{D_{A}}H(i)$$上式中,H(i)为第i级灰度的像素个数,A为图像的面积,也即像素总数。因此,计算均衡后的图像步骤如下:(1)首先计算出当前图像......
  • 5. 串口接收数据——基于FPGA的串口发送数据实验
    1.串口接收原理与思路1.1基本原理采样:每位数据采多次,统计高低电平出现的次数,次数多的就是该位的电平值起始位检测:边沿检测,使用两个计数器来判断Bps_Clk的下降沿/上升沿(前一个时钟上升沿为高电平/低电平,后一个时钟上升沿为低电平/高电平),两个触发器即可设计得到。新语法:reg......
  • 4. 使用串口发送5个数据到电脑——基于FPGA的串口发送数据实验
    1.使用串口发送5个数据到电脑对于变化的位数(原8)位进行的设计,5个数据即40位。UART规定发送的数据位只能是6、7、8。1.1设计思路对于12位的数据,发送两个字节,高四位变0即可。例如12'h123,按照8'h23和8'h01发送。两种可能出现的情况:1.空闲状态,还没有开始发送(上一次的发送已......
  • FPGA 串口发送
    UART(通用异步收发传输器)1.串口通信模块设计的目的是用来发送数据的,因此需要有一个数据输入端口;2.串口通信,支持不同的波特率,所以需要有一个波特率设置端口;3.串口通信的本质就是将8位的并行数据通过一根信号线,在不同的时刻传输并行数据的不同位,通过多个时刻,最终将8位并行数据全部传出......
  • 基于FPGA数字频率计的设计(可测频率、占空比、相位差)
    设计一款数字频率计,可测量1hz-100Mhz频率,占空比,以及两路同频时钟信号的相位差。测量频率的方法:等精度测量。等精度测量原理:测量的实际门控时间不是一个固定值,它与被测时钟信号相关,是被测时钟信号周期的整数倍。在实际门控信号下,同时对标准时钟和被测时钟信号的时钟周期进行计......
  • 基于FPGA 的SDRAM控制器
    SDRAM基本信息储存能力计算4X16X4=256(Mbit),注意不是MByteSDRAM控制sdram包含两个部分:sdram_ctrl、fifo_ctrl。sdram_ctrl:其顶层为SDRAM的控制模块内部实例化了5个模块,有初始化、自刷新、写和读模块,还有一个仲裁模块对这四个不同操作进行分配;fifo_ctrl:其顶层为SDRAM的数据......
  • 3. 设计数据采集模块——基于FPGA的串口发送数据实验
    1.设计数据采集模块基于Send_en的可控设计。使得使用外部信号Data_done来启动数据发送成为可能。放弃使用Tx_done控制的做法。因此把控制Send_en的逻辑放到内部去完成。这样设计更加符合应用。1.1设计要求把Send_en的控制部分放到模块内部去,使用Send_Go作为输入信号可能......