这是当时在“某知道”上自己的一篇原创回答，由于某些原因目前个人在该平台上的所有回答或隐藏或清空了，现经删整之后收纳回本人博客。
======================================================================================
问题链接：https://zhidao.baidu.com/question/1604602410308497067.html
我猜，来到这个问题底下的我们，疑问估计都是相同的，那就是为什么HADDR[0]未接？一般不是都一对一连接的吗？怎么到了这里它就不能了呢？这越想越觉得这种接线方法太反常理了。。。对不对？
首先，CPU中一个地址只能存储一个字节的数据，而当CPU通过地址线访问外部存储器的一个地址时，如果外部储存器的一个地址的数据刚好是八位时（即一个字节），访问一次就可接收过来；但是，当外部存储器的一个地址里存的是16位数据时（即两个字节），CPU就开始傻眼了，“我访问你一次，你竟然给我两个字节的数据！！！”（如下图所示）
然后，CPU为了解决这个问题，只能够再派一个地址去访问外部存储器的同一个地址，把剩下的那个字节也接收过来，之后再接着访问外部存储器的第二个地址，依此类推。。。在此过程中，CPU如果还是把地址线一对一地连接到外部存储器上，那就做不到让自己的第二个地址还继续访问同一个地址了。。。
于是，人们帮了CPU一把，让它每一回访问时还是照旧把自己内部的地址按二进制拆分放到HADDR的0~25上（如下图）
然后，到了FSMC_A一端，人们选择性地去掉HADDR[0]，然后才把把剩余的25根依次接到FSMC_A上（人们之所以这么做，正是因为他们发现了一个规律，那就是，通过HADDR[1]是0还是1却正好能够区别外部存储器上的0地址和1地址，而通过HADDR[2]和HADDR[1]是10还是11又正好能够区别外部存储器上的2地址和3地址。。。依此类推，下一个就是通过HADDR[3]HADDR[2]和HADDR[1]一起来判断）
最后，地址区分出来了，接收数据也就好说了，因为在CPU那边，它对人们把HADDR[0]不接到FSMC上是不知情的，所以，它还是照旧把地址逐次增一地去访问，也还是发出一个地址读回一个字节，但是它不知道的是，自己每发两个地址都会停留在外部存储器的同一个地址上，所以最终，同一个地址上的两个字节都会被CPU读走。。。
======================================================================================
今日突然想起写这个回答的时候只是解决了这个问题的最关键又最重要的部分，如果比较细心的读者会发现，其实这个问题还存在着一个值得大家思索的小问题，细分来思考的话，就有了如下一些子问题：那就是HADDR的线数只有HADDR[0~25]吗？（其实不是的，而是有HADR[0~27]），那么另外这两根跑哪去了呢？还有就是为什么一定要HADDR[25]以下那么多根线呢？少用一些不行么（譬如只用8根、16根）？
======================================================================================
下图则是我自己的理解（实质上，这个图是理解ARM平台四字节对齐问题的关键，但看到这里，你也会发现，其实这个能困扰大部分人的难题它的原理和上面的原理并无二致）：
标签：stm32f103,10,字节,03,外部,存储器,HADDR,地址,CPU From： https://www.cnblogs.com/weizhunie/p/17741744.html