问题

给芯片或者排针定义引脚网络时一个个画太麻烦，要怎么提高效率

方法

先在设置里选择禁止悬浮连线
通过添加一个辅助排针先自动添加连线再删掉排针，自动生成页间连接符

当然也可以设置成悬浮连线，这样删掉复制排针后留下来的就不是页间连接符而是悬浮连线，手动添加网络名来设置

要对齐的话直接复制、粘贴，然后在粘贴时设置X/Y轴对称就好了

标签：连线,悬浮,引脚,PADS,设置,Logic,连接符,排针
From： https://www.cnblogs.com/simpleGao/p/16734358.html

PADS应用笔记：Logic输出错误报告和BOM
问题画好原理图后、想要输出错误报告看看那些引脚漏连或者想看看BOM怎么样要做方法选择文件->报告，根据需求输出对应报告即可......
PADS应用笔记：Logic画原理图时设置图业大小
问题画原理图时默认的图业太小，想换大点怎么办方法在工具->选项界面进入设置界面，在这个界面下进行设置......
PADS应用笔记：Logic画元件封装时端点无法编辑属性
现象在画原理图元件封装时，定义的端点无法设置属性原因画逻辑时候只能定义端点，是没办法设置属性的，只有在编辑元件时才能设置属性......
PADS应用笔记：Logic画元件封装时端点不见了
现象画原理图的元件封装时，画好的CAE逻辑明明定义里很多端点但是导入到元件时就都不见了，只剩下个2D线方框原因出现这种原因是因为在元件的电气特性里没有定义对应引......
第十章 ES定时删除日志索引脚本
一、编写脚本[root@ES-Log-1~]#vimdelete_es_indices.sh#!/bin/bash#主机IPhost_ip="172.16.1.24:9200"#超过10天的索引将要删除delete_overday=10functiond......
USB Type-C引脚解析 && CC、DFP、UFP、DRP用途解析
转自如有侵权请联系立即删除https://blog.csdn.net/qq_43533553/article/details/124973694 ......
How to Change Reset Retrieve the WebLogic Server Administrator Password on WLS 1
TochangetheAdministratorpasswordonWLS10.3.6orearlier,performthefollowingstepsdependingonyoursituation:IFYOUKNOWCURRENTPASSWORDStartthe......
Hoare Logic Notes
TheHoareassignmentaxiom\[\vdash\{P[E/V]\}V:=E\{P\}\]TheFloydassignmentaxiom\[\vdash\{P\}V:=E\{\existv.\(V=E[v/V])\wedgeP[v/V]\}\]Preconditi......
使用Pads设计一个简单模块（二）
前言上次我们已经把原理图画好了，那么这一次我们要开始设计PCB准备元器件封装首先我们打开PADSlayout，layout是PADS用来做PCB布局的子软件，打开后我们选择文件->新建来先......
兼容树莓派引脚定义，适配多种模块--米尔百变STM32MP1开发板演示
大家好，我是米尔的工程师，今天给大家带来一款全新的米尔板卡标杆产品：MYD-YA15XC-T。今天的文章将分成两部分来介绍这块基于STM32MP1处理器开发的板卡。一、百变开发板MYD-Y......

PADS应用笔记：Logic批量画引脚网络名技巧

问题

方法

相关文章

赞助商

阅读排行