嵌入式进阶之关于SPI通信的案例分享——基于全志科技T3与Xilinx Spartan-6处理器

标签：进阶 FPGA 读写 T3 全志 SPI 速率 ARM 评估

本文主要介绍基于全志科技T3与Xilinx Spartan-6的通信案例。

适用开发环境：

Windows开发环境：Windows 7 64bit、Windows 10 64bit

Linux开发环境：Ubuntu18.04.4 64bit

虚拟机：VMware15.1.0

U-Boot：U-Boot-2014.07

Kernel：Linux-3.10.65

LinuxSDK：LinuxSDK_AA_BB_CC_DD（基于T3_LinuxSDK_V1.3_20190122）

本案例采用的评估底板为创龙科技TLT3-EVM，它是一款基于全志科技T3处理器设计的4核ARM Cortex-A7高性能低功耗国产评估板，每核主频高达1.2GHz，由核心板和评估底板组成。评估板接口资源丰富，引出双路网口、双路CAN、双路USB、双路RS485等通信接口，板载Bluetooth、WIFI、4G（选配）模块，同时引出MIPI LCD、LVDS LCD、TFT LCD、CVBS OUT、CAMERA、LINE IN、H/P OUT等音视频多媒体接口，支持双屏异显、1080P@45fps H.264视频硬件编解码，并支持SATA大容量存储接口。核心板采用100%国产元器件方案，并经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。评估底板大部分元器件均采用国产方案，方便用户快速进行产品方案评估与技术预研。创龙科技TLT3-EVM硬件资源展示：

评估板硬件资源图解1

评估板硬件资源图解2

1.1案例说明

本案例主要演示全志科技T3(ARM Cortex-A7)与Xilinx Spartan-6(FPGA)处理器之间的SPI通信，采用了创龙科技TLT3-EVM作为评估底板，是一款基于全志科技T3处理器设计的4核ARM Cortex-A7高性能低功耗国产评估板，每核主频高达1.2GHz，由核心板和评估底板组成。

案例源码位于“4-软件资料\Demo\platform-demos\spi_rw\”目录下，具体目录结构说明如下：

文件夹		说明
bin		ARM端可执行文件
driver	boot_package	boot_package.fex镜像文件
	dts	设备树源文件，新增spidev节点，支持与FPGA进行SPI通信
src		ARM端案例源码
bram_spi		FPGA端程序

表1

（1）FPGA端程序实现SPI Slave功能，具体如下：

FPGA将SPI Master发送的2KByte数据保存到BRAM。
SPI Master发起读数据时，FPGA从BRAM读取2KByte通过SPI总线传输给SPI Master。

（2）ARM实现SPI Master功能，支持误码率测试和速率测试两种模式，具体如下：

误码率测试：ARM通过SPI总线写入2KByte随机数到FPGA BRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率。
读写速率测试：ARM通过向FPGA发送4KByte随机数，并读取回来。根据命令行传入的参数循环多次，仅测试读写速率，不进行数据检验。每隔5秒钟程序将会打印一次读写平均速率。

图 1 ARM端程序流程图

（3）本案例使用的设备树源文件为"driver\dts\"目录下的tlt3-evm-spidev.dts。该设备树源文件基于LinuxSDK开发包内核源码中的tlt3-evm.dts设备树进行修改，具体如下所示。

关闭SPI FLASH节点。
新增spidev0驱动配置，用于生成"/dev/spidev0.0"设备节点，为应用层提供SPI的配置和读写数据的接口。

图 2

1.2案例测试

1.2.1硬件连接

由于评估底板拓展接口未预留SPI总线引脚，因此需参考如下方法进行飞线，并且应尽可能使用短线连接。

图 3

（1）将评估底板SPI FLASH芯片空贴，并将空贴后的引脚1(SPI CS)、2(SPI MISO)、5(SPI MOSI)、6(SPI CLK)通过飞线引出。

图 4

（2将SPI FLASH飞线引出的引脚与创龙科技TL-HSAD-LX采集卡的拓展接口(KJ2)按照下表对应关系进行连接。

SPI FLASH	TL-HSAD-LX拓展接口
CLK(PIN 6)	PIN 2
CS(PIN 1)	PIN 4
DI(IO0)(PIN 5)	PIN 6
DO(IO1)(PIN 2)	PIN 8

表2

（3）将评估底板EXPORT(J14)拓展接口的第12引脚(GND)连接至TL-HSAD-LX采集卡拓展接口(KJ13)的第1引脚，进行共地。

图 5

1.2.2读写功能测试

将案例bin目录下的可执行文件spi_rw、"driver\boot_package\"目录下的boot_package.fex镜像拷贝至评估板文件系统任意目录下。TL-HSAD-LX采集卡上电启动，加载或固化"bram_spi\bin\"目录下的程序可执行文件。

评估板上电启动，在评估板文件系统boot_package.fex文件所在路径下，执行如下：

命令替换原来的固件，并重启评估板。

Target#dd if=boot_package.fex of=/dev/mmcblk1 seek=32800

Target#dd if=boot_package.fex of=/dev/mmcblk1 seek=24576

Target#sync

Target#reboot

图 6

评估板重启后，执行如下命令查看新生成的spidev设备节点。

Target# ls /dev/spidev0.0

图 7

执行如下命令查询程序命令参数。

Target# ./spi_rw -h

图 8

执行如下命令运行程序，ARM通过SPI总线写入2KByte随机数到FPGA BRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率，如下图所示。

Target# ./spi_rw -d /dev/spidev0.0 -s 5000000 -OH -S 2048

参数解析：

-d：指定设备节点；　　

-s：指定通信时钟频率(Hz)；

-O：时钟极性反转(CPOL=1)；

-H：下降沿采集数据(CPHA=1)；

-S：指定传输数据大小。

图 9

本次测试指定SPI总线通信时钟频率为5MHz，则理论通信速率为：(5000000/1024/1024/8)MB/s≈0.596MB/s。从上图可见，本次测得写速率为0.531MB/s，读速率为0.576MB/s，误码率为0。

备注：由于本案例硬件采用飞线方式进行连接，如设置SPI总线通信时钟频率超过5MHz，可能会出现误码现象。

1.2.3读写性能测试

执行如下命令运行程序，ARM通过向FPGA发送4096Byte随机数据，并从FPGA读取回来，循环50000次，测试SPI总线读写速率，不进行数据检验。串口终端每隔5秒钟会打印一次读写平均速率，如下图所示。

Target# ./spi_rw -d /dev/spidev0.0 -s 80000000 -OH -S 4096 -c 50000

参数解析：

-d：指定设备节点；

-s：指定通信时钟频率(Hz)；

-O：时钟极性反转(CPOL=1)；

-H：下降沿采集数据(CPHA=1)；

-S：指定传输数据大小；

-c：指定测试循环次数。

图 10

根据官方数据手册（如下图），SPI总线通信时钟频率理论值最大为100MHz。但由于当前驱动程序原因，最高可设置为80MHz。本次测试指定SPI总线通信时钟频率为80MHz，则理论速率为：(80000000/1024/1024/8)MB/s≈9.54MB/s。从上图可知，每隔5秒钟程序将会打印一次读写平均速率，以最后一次打印的平均速率为例，读写速率为：(38790.8/1024/8)MB/s≈4.74MB/s。

图 11

同时测得进行SPI读写速率测试时，CPU的占用率约为8%，如下图所示。

图 12

1.3案例编译

1.3.1ARM端设备树编译

将案例"driver\dts\"目录下tlt3-evm-spidev.dts设备树拷贝至LinuxSDK开发包内核源码"arm/arm/boot/dts/"目录下，替换并重命名为tlt3-evm.dts。

图 13

请按照《Linux系统使用手册》文档编译Linux内核、设备树等，并重新执行"./build.sh pack"命令，将会在"tools/pack/out/"目录下生成新的boot_package.fex镜像。将其拷贝至评估板文件系统进行固化，评估板重启后将会加载新的设备树文件，生成"/dev/spidev0.0"设备节点。