首先值得说明的是，在这个项目几乎完成之际，笔者才愈发体会到了硬件思维和软件思维的云泥之别。不幸的是，在此项目的实现过程中，绝大部分代码的思维仍然是软件思维，因此该项目主要模块的设计部分可能并不能体现硬件操作的独到之处，不符合硬件工程师的基本设计思维，所以此主题文章仅用于学习交流以及记录一次FPGA项目设计的过程和细节，内部的时序逻辑、算法细节等都很难经得起推敲，仅供参考。
先给出这个设计的题目：
设计一个计算器。至少能够实现四个操作数的加减乘除，中间可以任意添加括号，使用VGA实时显示输入的内容和最终的计算结果，并通过串口输出数据到从机，在其上的数码管上显示结果。
在这个项目中，除了给组员分工了VGA显示，其他所有模块均由笔者来完成，因此可以说笔者几乎是全权负责了此工程的设计，所以经验收货颇丰
标签：操作数,FPGA,VGA,括号,模块,录入,识别,输入 From： https://www.cnblogs.com/moriya-suwako/p/17398101.html