-
Nanowire与nanosheet争议仍然存在，业界还没确定谁更适合作下一代主流逻辑器件。
-
对任何新器件，第一代都是用来学习试验的，后面再迭代升级。
-
FinFET不能继续缩微的原因：fin之间要填栅和功函数堆叠层，fin之间15-20nm的距离是必要的。“So, you have this cliff.”
-
工艺(Foundry)会限制纳米片宽度的设计。因为不同尺寸需要不同的PDK，但开发模型费时又费劲。
nanosheet可以做的很薄，但宽度的灵活性却有现实的trade-off。 -
工艺角(process corner)
-
工艺波动对工艺角的影响
两种性能方案：A：低均值，小方差；B：高均值，大方差。GAA设计可能更倾向于前者，相对而言工艺角比均值更重要。
-
Nanowire增强了栅控，但驱动电流退化。
所以增强电流的技术在先进节点依然是必要的。 -
SRAM要求的典型nanosheet厚度5nm，宽度20-30nm，很难再宽。
-
GAA的另一个大问题：寄生参数。
由几何形状造成，也许可以在几何上做优化。 -
Nanosheet层数
PPAC性能要求限制，性能、成本都与之高度挂钩。５层应该没法工作，源漏电阻太大。
源漏电阻随层数增大是轻掺原因？
同一块wafer应该保持相同层数,高性能设备-4层, 移动设备-3层。 -
GAA的产业寿命可能和FinFET差不多，用个十年左右可能又会有新结构。
GAA之后现在能看到的新结构有CFET和二维。 -
Synopsys逻辑技术路线图
-
再缩微可能互连线的瓶颈更突出。
更下一代技术可能确实不是器件结构的更新，而是互连的变革，光互连现在呼声最高。
原文
https://semiengineering.com/what-designers-need-to-know-about-gaa/