首页 > 其他分享 >8080并口时序

8080并口时序

时间:2023-05-05 15:01:36浏览次数:36  
标签:并口 8080 RS RDX 时序 CX bit WRX

介绍

8080并口协议有多种类型,主要通过bus_interface的线数进行区分,主要有8-bit、16-bit、9-bit、18-bit等四种模式。

第一类:  

MCU-Interface Mode  Register/Content        GRAM 

  8080    8-bit mode      D[7:0]     D[7:0],WRX,RDX,CSX,D/CX(RS)

  8080  16-bit mode      D[7:0]     D[15:0],WRX,RDX,CSX,D/CX(RS)

  8080    9-bit mode      D[7:0]     D[8:0],WRX,RDX,CSX,D/CX (RS)

  8080  18-bit mode      D[7:0]     D[17:0],WRX,RDX,CSX,D/CX(RS)

第二类:

MCU-Interface Mode  Register/Content        GRAM 

  8080   16-bit mode      D[8:1]     D[7:0],WRX,RDX,CSX,D/CX(RS)

  8080     8-bit mode    D[17:10]     D[15:0],WRX,RDX,CSX,D/CX(RS)

  8080   18-bit mode      D[8:1]    D[8:0],WRX,RDX,CSX,D/CX (RS)

  8080    9-bit mode     D[17:10]    D[17:0],WRX,RDX,CSX,D/CX(RS)

 

端口含义

CSX        片选信号,低电平有效,在高电平期间其他信号线均无效。

D/CX(RS)  命令数据线,当发送为命令时为0,发送为数据时为1。

WRX       写信号线;在写模式下,在低电平期间完成数据的准备工作,在上升沿捕捉数据;在读模式下始终保持高电平。

RDX      读信号线;在读模式下,在低电平期间进行数据的准备工作,在上升沿捕捉数据;在写模式下始终保持高电平。

D[x:0]        信号线;

 

写模式时序图:

 

读模式时序图:

 

需要注意:从图中可以看出读数据时,需要两个RDX的上升沿才能读出正确数据,第一个RDX上升沿的数据为无效数据,第二个RDX上升沿才为有效值。

标签:并口,8080,RS,RDX,时序,CX,bit,WRX
From: https://www.cnblogs.com/powerforme/p/17374069.html

相关文章

  • 时序约束总结(2)net18
    课程中对rx_clk和rx_data进行时序约束,实际采用时钟是经过PLL相移的rx_clk_90时钟和rx_datarx_ctrl的约束假设时钟Tskew的偏斜=2 ,数据的偏斜一般都很小,大概是数据周期的1/40,假设周期为8ns,则数据偏斜为0.2ns  注意,这里是双边沿采样之前章节的计算方法:dMax=2+sk......
  • 时序约束总结
    关于输入时钟的时序约束,如果输入的基准时钟没有送入PLL就直接给内部模块使用,那么需要进行时序约束,点击IMPLEMENTATION,完成后打开报告时序报告,关闭红色箭头所指的报告 进行时钟的约束 点击加号,添加需要约束的时钟,输入时钟的名称(可自定义),添加时钟源  I/OPort指top层......
  • 时序预测 | MATLAB实现BO-CNN-LSTM贝叶斯优化卷积神经网络-长短期记忆网络时间序列预
    ✅作者简介:热爱科研的Matlab仿真开发者,修心和技术同步精进,matlab项目合作可私信。......
  • 时序逻辑基础
    时序逻辑基础1简单概要同步所有触发器的状态变化都是在同一时钟信号作用下同时发生的。非同步没有统一的时钟脉冲信号,各触发器状态的变化不是同时发生,而是有先有后。米利输出状态不仅与存储电路的状态Q有关,而且与输入也有关。摩尔输出状态仅与存储......
  • 【LSSVM时序预测】基于被囊群算法优化最小支持向量机TSA-LSSVM实现交通流数据预测附Ma
    ✅作者简介:热爱科研的Matlab仿真开发者,修心和技术同步精进,matlab项目合作可私信。......
  • 37-时序逻辑电路习题
    例1主从触发器,下降沿触发;上升沿输入,下降沿反转例2cp作为输入也是Mealy型电路例3......
  • 34-同步时序电路设计步骤及序列检测器设计
    同步时序电路设计同步触发器翻转时间一致1.同步时序电路设计的一般步骤1.根据问题描述,确定原始的状态图或者是状态表2.状态化简,状态表中等效的可以合并3.状态分配,触发器的个数,状态如何分配,怎么将一组二进制数赋予不同的状态4.选择触发器(D,JK)5.确定激励方程组以及输......
  • UML时序图实验报告
    1,这是一张向我们直接展示了银行取款活动图,首先我们需要填写表单,其次需要输入密码,根据判断条件,检查密码的正误,密码错误直接结束,密码正确,根据用户的需求,如果取款则出款并结束,如果是计算利息,则执行打印清单操作,并结束。   2,这张图片展示了用户想要续借图书的时序图,这里的目......
  • [TV][技术名词][TCON]Timing Controller,时序控制芯片
    TCON:TimingControllerTED:TCONEmbededDriverICTDDI:TouchandDisplayDriverICIntegratedTCONless:将TCON的功能集成到SoC中。普通电视:采用TCONless设计。高端电视:采用分离TCON的方案,确保画质。平板电脑:此类中尺寸显示屏类产品,主要将TCON和Driver集成,即TED。手机:此类......
  • 时序数据库InfluxDB介绍
    1什么是InfluxDBInfluxDB是一个开源的、高性能的时序型数据库,在时序型数据库DB-EnginesRanking上排名第一。在介绍InfluxDB之前,先来介绍下时序数据。按照时间顺序记录系统、设备状态变化的数据被称为时序数据(TimeSeriesData),如CPU利用率、某一时间的环境温度等。时序数据以时间作......