第11讲 AXI_FULL自定义总线详解

标签：11 FULL 15 自定义 top module output input assign

DDR3  IP基础知识  (1条消息) 快速上手Xilinx DDR3 IP核----汇总篇（MIG）_ddr3 xilinx_孤独的单刀的博客-CSDN博客

DDR3_MIG_TB

 

 

 

module top(    output        [31:0]     c);
localparam [15:0]    a = 65535;localparam [15:0]    b = 25687;

assign c = a*b;//两个常数相乘，综合后不使用资源，直接综合为一个常数module top(    output        [15:0]     c);
localparam [15:0]    a = 65520;localparam [15:0]    b = 25687;

assign c = a/b;//两个常数相除，综合后不使用逻辑资源，直接综合为一个常数module top(    output        [15:0]     c);
localparam [15:0]    a = 65535;localparam [15:0]    b = 25687;

assign c = a%b;//两个常数取余，不使用逻辑资源module top(    input        [15:0]     a             ,    output        [16:0]     c);
assign c = a*256;//变量与2的指数相乘，不会使用逻辑资源，综合为移位的方式module top(    input        [15:0]     a             ,    output        [14:0]     c);
assign c = a/512;//变量与2的指数相除，不使用逻辑资源，综合为移位的方式module top(    input        [15:0]     a             ,    output        [15:0]     c);
assign c = a%1024;//变量与2的指数取余，不使用逻辑资源module top(    input        [15:0]     a             ,    output        [31:0]     c);
assign c = a*32767;//变量与非2的指数相乘，综合为LUT，且随着乘数的增大，LUT也会增加，或者直接使用DSP；module top(    input        [15:0]     a             ,    output        [15:0]     c);
assign c = a/3;//变量与非2的指数相除，综合为LUT，且LUT占用较多module top(    input        [15:0]     a             ,    output        [15:0]     c);
assign c = a%32767;//变量与非2的指数取余，综合为LUT，module top(    input        [15:0]     a             ,    input        [15:0]     b             ,    output        [31:0]     c);
assign c = a*b;//两个变量相乘，综合为DSPmodule top(    input        [15:0]     a             ,    input        [15:0]     b             ,    output        [15:0]     c);
assign c = a/b;//两个变量相除，综合为较多的LUTmodule top(    input        [15:0]     a             ,    input        [15:0]     b             ,    output        [15:0]     c);
assign c = a%b;//两个变量取余，综合为较多的LUT

标签：11,FULL,15,自定义,top,module,output,input,assign
From： https://www.cnblogs.com/tuzki9611/p/17367830.html