今天在使用vivado的时候，出现了之前的错误，但是我忘记了解决方案，只能再去网上找方法。所以我建了个这个问题汇总博客，以后再碰到问题可以先来这里翻一翻。
1、MIG IP核在重新打开工程的时候会丢失一些文件，导致无法仿真，需要重新生成一遍IP核才能够正常使用。
同样的，在Open IP Example Design后无法正常运行该实例时，需要删除原来的IP核和原来的Example工程文件，再生成一遍。
解决截图之后碰到了再补。
2、这种情况就相当离谱，重新生成IP核也没有用，我再创了一个工程，再配置了一遍MIG IP核才能够正常跑通，跑通时IP核的配置和仿真程序跟之前一毛一样。
3、目前有两种情况可能会导致这种错误，就卡在这个界面上不动了。
（a）程序本来就有错，编译通不过（今天就是这种情况），留意一下有没有语法错误就行了。（TCL Console窗口中也会报错误的位置）
（b）程序本身没有错误，但就是卡住了。（当时是在跑“孤独的单刀”发过来的带FIFO的DDR读写的工程文件时碰到的），解决方法是在tcl命令中，输入reset_simulation。
未完待续。。。。。。碰到啥再继续更。。。。。。。
标签：FPGA,错误,IP,汇总,MIG,vivado,Example From： https://www.cnblogs.com/xingod666/p/17327987.html