1. 尽量参数化，这样便于代码的IP化，我们写的代码，后续如果有位宽变化的应用，只需要例化时更改参数即可，不需要大规模的修改代码，可以减少重复工作量，同时也减少犯错误，埋Bug的机会。
2. 代码要整洁，清晰易懂，行与行之间要有间隔，可以间隔4个Space，也可以2个Space，这个根据自己审美以及各个公司的要求来定。
3. 组合逻辑，采用Verilog 2001语法，即always @(*), Verilog 95 写组合语法，很多IP，尤其老外的IP，还用的这种语法，不推荐，因为需要把敏感信号列表写全，往往有时候笔误容易写漏，而且代码有修改，也可能忘记把新增信号加到信号敏感列表。 后续针对新的电路类型，给家讲新的代码编码规范和要求。
https://bbs.eetop.cn/thread-768668-1-1.html
标签：编码,Space,IP,代码,规范,语法,Verilog From： https://www.cnblogs.com/chunk998/p/17178660.html