下图用注释指出了覆盖组和覆盖点的关键语法：
1.没有coverpoint的covergroup是没用的，编译器不会给出警告。
2.covergroup顾名思义就是一组coverpoint，意思是一个covergroup中可以有多个coverpoint。
3. 必须用“new”实例化covergroup，就像用一个类一样。
4. 可以提供（非强制性）一个采样边沿（例如，时钟边沿）来确定覆盖组中的覆盖点何时被采样。如果省略时钟事件，则必须使用名为 sample ( ) 的内置方法触发覆盖率采样。
5. 覆盖组的采样发生在采样边沿出现的瞬间。它不像 SystemVerilog Assertions 的“assert”、“cover”、“assume”、“restrict”语义那样发生在 preponed（预备） 区域中。
6. “covergroup”可以指定形式参数的可选列表。实例化覆盖组时会提供实际值（即，使用“new”时）。执行“new”时会传递实际参数。请注意，形式参数只能是覆盖组的“input”。 inout 的输出将导致错误。
7. 覆盖组可以声明在： (a) 包 (b) 接口 (c) 模块 (d) 程序 (e) 类
