算子研发总结

标签：总结 DMA ddr 代码 研发 delay 算子 100 cycle

 

1 统计DDR读写性能

Task ddr读写工具，-> DDR-gsram ->代码 memcp_->report DMA cycle/ DMA read byte/ fps / total time -> REPORT aipu cycle = DMA+SPU

　　　　　　　　　　　　　　　-> 设置latency 默认值0-> 命令：--ddr_rd_delay {0,100,150}
                        ddr read delay, default=0(cycles)      --ddr_wr_delay {0,100}
                        ddr write delay, default=0(cycles)

　　　　　　　　　　　　　　　-> 版本 使用最新的版本  就会规避12bytes 用memcp dma 传输时 dma 统计为0.

　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　->ddr-spu ->  具体C教程函数 

　　　　　　　　　　　　　　-> for 赋值方法一定会走spu

　　　　　　　　　　　　　　->为什么 for 方法时 DMA中  存在统计

　　　　　　　　-> 工具便捷化->scp 带密码直接传->sh 带 aipu simulator

　　　　　　　　-> 指标  fps，byte/cycle，total time，

　　　　　　　　-> latency=100 尝试报告

遗留问题：使用for 对output赋值， 为什么在DMA中还有统计，xinglong、yuchou 一起看看 邮件

 

todo

　　读懂 align_corner代码  ->    yuyang  聊一下

　　tec 改写c代码 ，batch不管， chw 使用tec

　　c代码使用__vadd使用方法

　　onnx  插帧模型操作视频

　　熟悉unet 模型

 

标签：总结,DMA,ddr,代码,研发,delay,算子,100,cycle
From： https://www.cnblogs.com/lx63blog/p/16983359.html