实验一: 3-8译码器(原理图输⼊设计)
⼀:实验⽬的
1. 了解3-8译码器的电路原理,掌握组合逻辑电路的设计⽅法
2. 掌握QuartusII软件原理图输⼊设计的流程
⼆:实验内容
2.1设计输⼊
1. 将3-8译码器A、B、C端作为输⼊,Y作为输出。
2. 其余引脚按照3-8译码器功能要求连接。
2.2电路仿真
1. 激励⽂件的输⼊包含A、B、C的8种状态
2. 功能仿真
三:实验报告
1. 给出3-8译码器的真值表:
2. 实验步骤、实验内容截图(从创建⼯程开始到仿真结束)
1.路径设置
2.器件选择
3.汇总
4.创建BDF
5.原理图设计
6.编译结果
7.创建VWF进行功能仿真
波形图中CBA按照000 , 001 , 010 , 011 ....递增
标签:仿真,Quartus,原理图,实验,设计,译码器 From: https://www.cnblogs.com/huaiyuandefeng/p/16919234.html